-
公开(公告)号:CN108155173A
公开(公告)日:2018-06-12
申请号:CN201711261582.9
申请日:2017-12-04
Applicant: 三星电子株式会社
IPC: H01L23/50 , H01L27/088
CPC classification number: H01L23/5226 , H01L21/76802 , H01L27/10814 , H01L27/10888 , H01L27/10894 , H01L27/11568 , H01L27/0886 , H01L23/50
Abstract: 一种半导体器件包括基板,该基板包括包含单元有源区域的单元阵列区域。绝缘图案在基板上。绝缘图案包括暴露单元有源区域并且延伸到单元有源区域中的直接接触孔。直接接触导电图案在直接接触孔中并且连接到单元有源区域。位线在绝缘图案上。位线连接到直接接触导电图案并且在垂直于绝缘图案的上表面的方向上延伸。绝缘图案包括包含非金属基电介质材料的第一绝缘图案和在第一绝缘图案上的第二绝缘图案。第二绝缘图案包括具有比第一绝缘图案的介电常数高的介电常数的金属基电介质材料。
-
公开(公告)号:CN107887364A
公开(公告)日:2018-04-06
申请号:CN201710858966.2
申请日:2017-09-21
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L21/768
CPC classification number: H01L23/544 , H01L27/10814 , H01L27/10823 , H01L27/10876 , H01L27/10885 , H01L27/10894 , H01L27/10897 , H01L2223/5442 , H01L2223/54426 , H01L2223/5446 , H01L21/76802
Abstract: 提供一种具有对准键的半导体装置及其制造方法。对准键在基底上,该对准键包括:第一子对准键图案,具有顺序地堆叠在基底上的第一导电图案、第二导电图案和覆盖介电图案;对准键沟槽,穿过第一子对准键图案的至少一部分;以及下导电图案,在对准键沟槽中。对准键沟槽包括:上沟槽,设置在覆盖介电图案中且具有第一宽度;以及下沟槽,从上沟槽向下延伸且具有比第一宽度小的第二宽度。下导电图案包括分别设置在下沟槽的相对侧壁上的侧壁导电图案。
-
公开(公告)号:CN107045974A
公开(公告)日:2017-08-15
申请号:CN201710061548.0
申请日:2017-01-26
Applicant: 三星电子株式会社
IPC: H01L21/027
CPC classification number: H01L21/0276 , H01L21/0337 , H01L21/3086 , H01L21/32139 , H01L21/823431 , H01L21/823481 , H01L21/027
Abstract: 一种制造半导体器件的方法包括在包含第一区和第二区的衬底上形成第一模型图案的特征,以及从第一区到第二区形成覆盖第一模型图案的第一绝缘层。该方法还包括在第二区中的第一绝缘层上形成光致抗蚀剂图案,从第一区到第二区形成覆盖第一区中的第一绝缘层和第二区中的光致抗蚀剂图案的第二绝缘层,蚀刻第二绝缘层,去除光致抗蚀剂图案,以及形成在第一区中具有第一宽度的第一双重图案化技术图案和在第二区中具有第二宽度的第二双重图案化技术图案,其中第二宽度不同于所述第一宽度。
-
公开(公告)号:CN118843310A
公开(公告)日:2024-10-25
申请号:CN202311655659.6
申请日:2023-12-05
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括:第一有源图案,所述第一有源图案包括在第一方向上彼此间隔开的第一边缘部分和第二边缘部分;第一字线,所述第一字线位于所述第一有源图案的所述第一边缘部分与所述第一有源图案的所述第二边缘部分之间,并且在与所述第一方向交叉的第二方向上延伸;位线,所述位线位于所述第一有源图案的所述第一边缘部分上,并且在与所述第一方向和所述第二方向交叉的第三方向上延伸;以及存储节点接触,所述存储节点接触位于所述第一有源图案的所述第二边缘部分上,其中,所述第一边缘部分的顶表面位于比所述第二边缘部分的顶表面高的高度。
-
公开(公告)号:CN118695585A
公开(公告)日:2024-09-24
申请号:CN202410229105.8
申请日:2024-02-29
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本申请提供了一种半导体装置。该半导体装置包括:在衬底上的有源图案;在有源图案的凹部中并沿第一方向延伸的栅极结构;分别电连接至每个有源图案的相对的边缘部分的第一接触插塞,第一接触插塞在第一方向和第二方向中的每一个方向上彼此间隔开,并在第一方向和第二方向中的每一个方向上对齐;围绕第一接触插塞的侧壁的第一绝缘间隔件,第一绝缘间隔件填充在第二方向上的第一接触插塞之间的空间;填充第一绝缘间隔件之间的沿第二方向延伸的开口的位线结构,位线结构接触有源图案的中心部分;以及电连接至每个第一接触插塞的电容器。
-
公开(公告)号:CN118647208A
公开(公告)日:2024-09-13
申请号:CN202410219894.7
申请日:2024-02-28
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置,包括:在衬底上的包括有源图案的有源图案阵列;在每个有源图案的中心部分上的第一接触结构;在第一接触结构上的位线结构;在每个有源图案的端部上的第二接触结构;在第二接触结构上的第三接触结构;以及电连接到第三接触结构的电容器,其中,有源图案阵列包括在平行于衬底的第二方向上彼此间隔开的有源图案行,有源图案行包括在平行于衬底的第一方向上彼此间隔开的有源图案,有源图案在与第一方向/第二方向成锐角的第三方向上延伸,行中的有源图案在第一方向上对准,并且第二接触结构在平面图中具有矩形形状。
-
公开(公告)号:CN118574411A
公开(公告)日:2024-08-30
申请号:CN202410216344.X
申请日:2024-02-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括:装置隔离层,其在第一水平方向上延伸并且在与第一水平方向相交的第二水平方向上彼此间隔开;有源区,其在装置隔离层之间并且在第一水平方向上彼此间隔开;绝缘结构,其在有源区之间;以及栅极结构,其在第一水平方向和第二水平方向之间的第三水平方向上延伸并且与有源区相交,其中,每个有源区的彼此相邻的两个侧表面限定锐角,并且其中,绝缘结构中的至少一个的至少一部分在有源区中的相应的一对有源区之间以及在装置隔离层中的相应的一对装置隔离层之间,并且在第一水平方向上与有源区中的相应的一对有源区重叠。
-
公开(公告)号:CN118540941A
公开(公告)日:2024-08-23
申请号:CN202410184219.5
申请日:2024-02-19
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括:衬底,其具有多个有源区并且限定多个第一栅极沟槽和多个第二栅极沟槽,多个第一栅极沟槽和多个第二栅极沟槽穿过多个有源区并且在第一水平方向上延伸;多个栅极结构,多个栅极结构包括在多个第一栅极沟槽内的多个第一栅极结构和在多个第二栅极沟槽内的多个第二栅极结构;位线结构,其穿过多个栅极结构,并且在与第一水平方向交叉的第二水平方向上延伸;以及接触插塞,其设置在位线结构的侧表面上。多个第一栅极结构的截面面积不同于多个第二栅极结构的截面面积。
-
公开(公告)号:CN118507486A
公开(公告)日:2024-08-16
申请号:CN202410173624.7
申请日:2024-02-07
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L23/48 , H01L29/45 , H01L21/8234 , H10B12/00
Abstract: 集成电路器件包括在衬底上的栅极堆叠、在栅极堆叠的第一侧壁和第二侧壁上的间隔物、在栅极堆叠的第一侧和第二侧在衬底的上部部分中的源极/漏极区、在源极/漏极区上的覆盖半导体层、在覆盖半导体层上并围绕栅极堆叠的侧壁的层间绝缘膜、以及在穿透层间绝缘膜和覆盖半导体层的接触孔中的接触,接触具有接触覆盖半导体层和源极/漏极区的底部部分。
-
公开(公告)号:CN118434130A
公开(公告)日:2024-08-02
申请号:CN202410012621.5
申请日:2024-01-04
Applicant: 三星电子株式会社
Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件包括:在第一方向上延伸并且在第二方向上彼此相邻的第一和第二有源图案,第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一边缘和第二边缘;顺序提供在第一有源图案的第一边缘上的第一存储节点焊盘和第一存储节点接触;顺序提供在第二有源图案的第二边缘上的第二存储节点焊盘和第二存储节点接触;以及在第一和第二存储节点接触之间的栅栏图案。第一存储节点接触的底表面和顶表面分别位于第一水平和第二水平。在第三方向上,栅栏图案在第一水平处的宽度小于栅栏图案在第二水平处的宽度。
-
-
-
-
-
-
-
-
-