-
公开(公告)号：CN115988872A
公开(公告)日：2023-04-18
申请号：CN202210802234.2
申请日：2022-07-07
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：第一杂质区，位于基底中；第一位线，跨越基底并且连接到第一杂质区；位线接触件，位于第一位线与第一杂质区之间；以及接触欧姆层，位于位线接触件与第一杂质区之间，其中，位线接触件的底表面的宽度大于接触欧姆层的底表面的宽度。
-
公开(公告)号：CN108155147B
公开(公告)日：2023-04-18
申请号：CN201711224331.3
申请日：2017-11-29
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/528
Abstract: 本公开提供了半导体存储器件及其制造方法。一种制造半导体存储器件的方法可以包括：提供包括单元阵列区域和外围电路区域的衬底；形成覆盖单元阵列区域并暴露外围电路区域的至少一部分的掩模图案；在由掩模图案暴露的外围电路区域上生长半导体层，使得半导体层具有与衬底不同的晶格常数；形成覆盖单元阵列区域并暴露半导体层的缓冲层；形成覆盖缓冲层和半导体层的导电层；以及图案化导电层以在单元阵列区域上形成导电线以及在外围电路区域上形成栅电极。
-
公开(公告)号：CN113972211A
公开(公告)日：2022-01-25
申请号：CN202110836595.4
申请日：2021-07-23
Applicant: 三星电子株式会社
IPC: H01L27/108 , G11C5/02
Abstract: 公开了一种半导体存储器装置及其制造方法。该装置包括：衬底，其包括具有掺杂区的有源图案；栅电极，其与掺杂区之间的有源图案交叉；位线，其与有源图案交叉并且电连接到掺杂区中的一个；间隔件，其在位线的侧表面上；第一接触件，其耦接到掺杂区中的另一个并且与位线间隔开，间隔件插入在第一接触件和位线之间；着陆焊盘，其在第一接触件上；以及数据存储元件，其在着陆焊盘上。掺杂区中的所述另一个具有顶表面、上侧表面、以及从顶表面延伸至上侧表面的弯曲的顶表面。第一接触件与弯曲的顶表面和上侧表面接触。
-
公开(公告)号：CN112750829A
公开(公告)日：2021-05-04
申请号：CN202010801170.5
申请日：2020-08-11
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种三维半导体存储器装置。所述三维半导体存储器装置包括：第一半导体图案，第一半导体图案在基底上彼此竖直地分隔开，每个第一半导体图案包括彼此分隔开的第一端部和第二端部以及彼此分隔开以连接第一端部和第二端部的第一侧表面和第二侧表面；第一源/漏区和第二源/漏区，设置在每个第一半导体图案中并且分别与第一端部和第二端部相邻；沟道区，位于每个第一半导体图案中并且在第一源/漏区与第二源/漏区之间；第一字线，与第一侧表面和沟道区相邻并且竖直地延伸；以及栅极绝缘层，置于第一字线与第一侧表面之间。栅极绝缘层可以延伸，以置于第一源/漏区之间。
-
公开(公告)号：CN112186038A
公开(公告)日：2021-01-05
申请号：CN202010263663.8
申请日：2020-04-07
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L23/528 , H01L21/336
Abstract: 提供了一种半导体器件和制造该半导体器件的方法。该半导体器件可以包括：有源图案，在第一方向上延伸并且在第一方向上彼此间隔开；器件隔离层，限定有源图案；绝缘结构，提供在有源图案之间以及在器件隔离层之间；以及栅极结构，设置在绝缘结构上并且在与第一方向交叉的第二方向上延伸。栅极结构可以包括上部分和下部分。栅极结构的下部分可以被绝缘结构包围。
-
Patent Agency Ranking
公开(公告)号：CN111009527A
公开(公告)日：2020-04-14
申请号：CN201910921105.3
申请日：2019-09-27
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11551 , H01L27/11568 , H01L27/11578
Abstract: 提供了半导体存储器件。所述半导体存储器件包括衬底，该衬底包括单元区域、第一接触区域、第二接触区域和设置在第一接触区域与第二接触区域之间的位外围电路区域。第一堆叠结构设置在单元区域和第一接触区域上。第二堆叠结构设置在单元区域和第二接触区域上。外围晶体管设置在位外围电路区域上并且电连接到第一堆叠结构和第二堆叠结构。第一堆叠结构和第二堆叠结构均包括：竖直堆叠在单元区域上的多个半导体图案；以及连接到多个半导体图案并且沿第一方向从单元区域延伸到对应的第一接触区域和第二接触区域上的多条导线。多条导线在第一接触区域和第二接触区域上具有阶梯结构。
-
公开(公告)号：CN110797322A
公开(公告)日：2020-02-14
申请号：CN201910708940.9
申请日：2019-08-01
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/108 , G11C5/06 , G11C7/18 , G11C11/401
Abstract: 半导体装置可以包括堆叠结构，该堆叠结构包括竖直堆叠在衬底上的多个层，以及竖直延伸以穿透堆叠结构的多个栅电极。多个层中的每一个可包括多个半导体图案，其沿第一方向平行延伸；位线，其电连接到半导体图案并沿与第一方向相交的第二方向延伸；第一气隙，其在位线上；以及数据存储元件，其电连接到半导体图案中的对应的一个。第一气隙插入在多个层中的第一层的位线和多个层中的第二层的位线之间。
-
公开(公告)号：CN110047814A
公开(公告)日：2019-07-23
申请号：CN201910037891.0
申请日：2019-01-15
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/768
Abstract: 一种半导体器件，包括：半导体衬底上的层间绝缘层、在层间绝缘层中的通路塞和通路塞上的布线线路，其中通路塞和布线线路彼此耦接并形成阶梯结构。半导体器件包括在层间绝缘层和通路塞之间的第一气隙区、以及在层间绝缘层和布线线路之间的第二气隙区。第一气隙区和第二气隙区彼此不竖直重叠。
-
公开(公告)号：CN109545772A
公开(公告)日：2019-03-29
申请号：CN201810466717.3
申请日：2018-05-16
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528
Abstract: 一种集成电路器件可以包括成对的线结构。每对线结构可以包括在第一水平方向上在衬底之上延伸的一对导电线、以及分别覆盖一对导电线的一对绝缘盖图案。集成电路器件可以包括在成对的线结构之间的导电插塞、以及在成对的绝缘盖图案之间接触导电插塞的顶表面的金属硅化物膜。在垂直于第一水平方向的第二水平方向上，导电插塞可以在成对的导电线之间具有第一宽度并在成对的绝缘盖图案之间具有第二宽度，其中第二宽度大于第一宽度。
-
公开(公告)号：CN103377905B
公开(公告)日：2018-02-16
申请号：CN201310148163.X
申请日：2013-04-25
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/768
CPC classification number: H01L29/42312 , H01L27/0207 , H01L27/10814 , H01L27/10823 , H01L27/10855 , H01L27/10876 , H01L27/10885 , H01L27/10888 , H01L29/4236 , H01L29/66621
Abstract: 一种制造半导体装置的方法，包括：在衬底中形成第一和第二平行场区，平行场区沿第一方向延伸；分别在衬底中形成的第一和第二栅沟槽中形成第一和第二栅盖层；部分地去除栅盖层，使得第一焊盘孔被扩大以与掩埋在衬底中的栅盖层部分地交迭；在第一空间形成焊盘材料层；和通过平坦化焊盘材料层到盖层的上表面的水平，形成位线接触焊盘。
-
-
-
-
-
-
-
-
-
Search Results
141
records
(took 0.046 seconds)
