-
公开(公告)号：KR100606557B1
公开(公告)日：2006-07-31
申请号：KR1020040041191
申请日：2004-06-05
Applicant: 고려대학교 산학협력단
IPC: H03F1/02
Abstract: 정궤환 증폭기를 안정화시키기 위한 샘플-앤-홀드 증폭기가 개시된다. 증폭부는 소정의 이득에 의해 입력전압을 증폭하여 출력한다. 정궤환루프부는 정궤환 인자가 1보다 충분히 작고, 증폭부의 마이너스 출력단과 증폭부의 플러스 입력단을 연결한다. 부궤환루프부는 부궤환 인자가 1이고, 증폭부의 플러스 출력단과 증폭부의 마이너스 입력단을 연결하여 증폭기를 안정화시킨다. 출력부는 홀드 모드에서 동작하고 증폭부의 플러스 출력단 및 마이너스 출력단에 각각 연결되어 증폭부의 출력전압을 선택적으로 출력하는 제4스위치를 구비한다. 정궤환루프부 및 부궤환루프부는 샘플 모드에서 온되는 제2스위치를 구비하는 내부궤환루프, 홀드 모드에서 온되는 제3스위치를 구비하는 외부궤환루프, 그리고, 일단은 내부궤환루프에 연결되고 타단은 외부궤환루프에 연결되어 AC 해석에서 충분히 낮은 임피던스를 제공하는 임피던스부를 갖는다. 본 발명에 따르면, 적은 소모 전력으로 높은 전압이득을 얻을 수 있는 정궤환 증폭기의 발진을 억제할 수 있으며, 상당히 증가된 DC 이득을 가지므로 정확한 SHA 설계에 사용될 수 있다.
정궤환 증폭기, 샘플-앤-홀드 증폭기, 홀드 모드, 샘플 모드-
公开(公告)号：KR102022645B1
公开(公告)日：2019-09-18
申请号：KR1020130083322
申请日：2013-07-16
Applicant: 에스케이하이닉스 주식회사 , 고려대학교 산학협력단
-
公开(公告)号：KR1020150009181A
公开(公告)日：2015-01-26
申请号：KR1020130083322
申请日：2013-07-16
Applicant: 에스케이하이닉스 주식회사 , 고려대학교 산학협력단
IPC: H03K5/135 , H01L21/822 , H01L27/04
CPC classification number: H03L7/0812 , G04F10/005 , G06F1/12 , H03K3/0315 , H03K5/133 , H03L7/0818
Abstract: 본 발명에 따르면, 복수의 반도체 칩에 인가되는 이종 전원전압을 갖는 복수 클럭 간의 스큐를 저감할 수 있고, 발진 신호를 이용하여 거친 동기화를 구현함으로써 클럭 동기화 회로의 면적을 최소화할 수 있는 반도체 집적 회로 및 클럭 동기화 방법이 제공된다.
본 발명에 따른 반도체 시스템은, 제1 레벨의 전압에서 제2 레벨의 전압으로 천이하는 제1 출력 클럭에 따라 구동되는 제1 반도체 칩; 제3 레벨의 전압에서 제4 레벨의 전압으로 천이하는 제2 출력 클럭에 따라 구동되는 제2 반도체 칩; 및 상기 제1 출력 클럭과 제2 출력 클럭을 입력받아, 제1 출력 클럭의 위상을 제2 출력 클럭의 위상에 동기시켜 출력하는 클럭 싱크로나이저를 포함하고, 상기 클럭 싱크로나이저는 발진 신호를 이용하여 동기화를 구현할 수 있다.Abstract translation: 根据本发明，提供了一种半导体集成电路和时钟同步方法，用于减少施加到多个半导体芯片的不同电源电压的多个时钟之间的偏移，并且通过使用振荡信号来确保粗略同步来最小化时钟同步电路的面积 。 根据本发明的半导体系统包括：第一半导体芯片，其根据从第一电平电压转移到第二电平电压的第一输出时钟进行工作; 第二半导体芯片，其根据从第三电平电压转换到第四电平电压的第二输出时钟进行工作; 以及时钟同步器，其接收第一输出时钟和第二输出时钟，并将第一输出时钟的相位与第二输出时钟的相位同步以输出。 时钟同步器可以通过使用振荡信号来确保同步。
-
公开(公告)号：KR101290192B1
公开(公告)日：2013-07-30
申请号：KR1020110111344
申请日：2011-10-28
Applicant: 고려대학교 산학협력단
IPC: G11C11/4076 , H03K5/156
CPC classification number: H03K5/1565
Abstract: 칩 외부로의 입출력단 또는, 칩 내부의 지연 고정 루프 회로(Delay Locked Loop; DLL), 위상 고정 루프 회로(Phase Locked Loop; PLL)의 입출력단에 적용되어 신호의 듀티 비를 보정하는 듀티 사이클 보정 회로가 개시되어 있다. 고속 듀티 사이클 보정 회로는 듀티 제어 신호에 따라 입력 클럭 신호의 듀티 비를 변경시키기 위한 듀티 사이클 보정기; 상기 입력 클럭 신호 및 상기 듀티 사이클 보정기로부터의 출력 클럭 신호를 기초로, 상기 출력 클럭 신호의 듀티 비를 검출하기 위한 듀티 사이클 검출기; 및 상기 듀티 사이클 검출기에 의해 검출된 듀티 비 검출 신호에 따라 알고리즘을 수행하여 상기 듀티 제어 신호를 발생시키기 위한 알고리즘 기반의 디지털 컨트롤러를 포함한다.
-
公开(公告)号：KR1020090061457A
公开(公告)日：2009-06-16
申请号：KR1020070128479
申请日：2007-12-11
Applicant: 고려대학교 산학협력단
IPC: G05F1/10
CPC classification number: G05F1/461 , H02J7/0065
Abstract: Current control apparatus and method are provided, which can achieve the mean rate and operating stability by flexibly controlling amount of current proportionally to the external applied power. An authorized voltage level determining unit(11) determines the level of the applied voltage for the operation of the predetermined device. According to the level of the applied voltage, the switching controller(12) switches the feeder terminal of the applied voltage into the operation current supply terminal of device. The resistance(R) is connected between the current supply terminal and ground terminal. Resistance controls amount of the operating current and makes the current which is in proportion to the authorized voltage level flow.
Abstract translation: 提供了电流控制装置和方法，其通过与外部施加功率成比例地灵活地控制电流量来实现平均速率和操作稳定性。 授权电压电平确定单元（11）确定用于预定设备的操作的施加电压的电平。 根据施加电压的电平，开关控制器（12）将施加电压的馈线端子切换到装置的工作电流供给端子。 电阻（R）连接在电源端子和接地端子之间。 电阻控制工作电流的量，并使与电流电流等级成正比的电流。
-
Patent Agency Ranking
公开(公告)号：KR1020090036446A
公开(公告)日：2009-04-14
申请号：KR1020070101637
申请日：2007-10-09
Applicant: 고려대학교 산학협력단
IPC: H03K23/00
CPC classification number: H03K23/667 , H03K21/023 , H03L7/193
Abstract: A programmable divider and a control method thereof are provided to perform a high speed operation by reducing a fanout of a DMP(Dual Modulus Prescaler) without a swallow counter. A programmable divider(10) includes a DMP(20), a down counter(30), and a coarse detector(40). The DMP divides an input signal and outputs a clock signal. The down counter down-counts the clock signal from a predetermined reference counting value and outputs the counting signal. The down counter outputs the divider output signal according to the counting result. If the counting signal coincides with the predetermined division ratio change value, the coarse detector outputs the DMP control signal for controlling the division ratio of the DMP.
Abstract translation: 提供可编程分频器及其控制方法，通过减少DMP（双模预分频器）的扇出而不使用吞咽计数器来执行高速操作。 可编程分频器（10）包括DMP（20），向下计数器（30）和粗略检测器（40）。 DMP分割输入信号并输出时钟信号。 下降计数器从预定的基准计数值向下计数时钟信号，并输出计数信号。 下降计数器根据计数结果输出除法器输出信号。 如果计数信号与预定的分频比改变值一致，则粗略检测器输出用于控制DMP分频比的DMP控制信号。
-
公开(公告)号：KR100872579B1
公开(公告)日：2008-12-08
申请号：KR1020070092836
申请日：2007-09-12
Applicant: 고려대학교 산학협력단
IPC: H04N5/238
CPC classification number: G03B15/0447 , F21K5/02 , H04N5/2256
Abstract: A photo flash control apparatus, a control method of the photo flash control apparatus, and a digital camera using the photo flash control apparatus are provided to reduce consumption power of a photo flash and adjust the amount of light of a flash lamp. An optical sensor(150) senses the amount of light of a flash lamp. A threshold voltage generating unit(160) generates a threshold voltage for limiting size of output power for adjusting output voltage which adjusts the amount of light of the flash lamp. A comparison unit compares the threshold voltage supplied from the threshold voltage generating unit with modulating voltage supplied from the outside to output a comparison voltage. A latch unit generates and outputs output voltage for adjusting the amount of light of the flash lamp based on input voltage supplied from the outside.
Abstract translation: 提供照片闪光控制装置，照片闪光控制装置的控制方法和使用照片闪光控制装置的数字照相机，以减少照片闪光的消耗功率并调节闪光灯的光量。 光学传感器（150）感测闪光灯的光量。 阈值电压产生单元（160）产生用于限制调节输出电压的输出功率大小的阈值电压，该输出电压调整闪光灯的光量。 比较单元将从阈值电压产生单元提供的阈值电压与从外部提供的调制电压进行比较，以输出比较电压。 闩锁单元基于从外部提供的输入电压产生并输出用于调节闪光灯的光量的输出电压。
-
公开(公告)号：KR100866091B1
公开(公告)日：2008-10-31
申请号：KR1020070020625
申请日：2007-02-28
Applicant: 고려대학교 산학협력단
CPC classification number: H03F3/08 , H04B10/6933
Abstract: 문턱 전압을 수렴시키는 광수신 장치, 이를 이용하는 광수신 오디오 장치 및 광통신 장치가 개시된다.
본 발명은 수신되는 광 신호에 대응하는 전류신호를 생성하는 광검출기; 상기 전류신호를 대응하는 전압신호로 변환하는 전치 증폭기; 직렬 연결된 복수의 선형 뺄셈기로 구성되어 상기 전압신호의 옵셋을 제거하여 문턱전압을 수렴시키는 레벨 변환기; 상기 전압신호의 옵셋 변화에 비례하는 기준 전압을 생성하는 기준 전압 발생기; 및 상기 레벨 변환기의 출력과 상기 생성된 기준 전압을 비교한 결과에 따라 로직 레벨의 디지털 신호를 생성하는 비교기를 포함한다.
본 발명에 의하면, 자동 전압 이득 조절 방법과 자동 문턱 전압 조절 방법의 단점을 보완하고, 시스템의 복잡도 감소, 소형화 및 저전력화를 구현하면서 펄스폭 왜곡를 최소화할 수 있으며, 고성능 디지털 인터페이스 등의 생산 비용을 절감시킬 수 있다.-
公开(公告)号：KR100836863B1
公开(公告)日：2008-06-11
申请号：KR1020060037166
申请日：2006-04-25
Applicant: 고려대학교 산학협력단
Abstract: 커패시터를 이용하는 기준전압 생성 장치, 이를 이용하는 광수신 장치 및 광통신 장치가 개시된다.
본 발명은 플러스 입력단이 입력전압과 연결되고, 상기 플러스 입력단과 마이너스 입력단 사이의 전압을 증폭하여 출력하는 제1증폭부, 상기 제1증폭부의 출력단에 역방향으로 연결되고 애노드 단자가 상기 제1증폭부의 마이너스 입력단에 연결되어, 상기 플러스 입력단으로 인가되는 전압이 증가하면 역바이어스가 되는 제1다이오드, 상기 제1다이오드의 애노드 단자와 상기 제1증폭부의 플러스 입력단 사이에 연결된 제1커패시터, 상기 제1다이오드의 애노드 단자와 그라운드 사이에 연결된 제2커패시터 및 상기 애노드 단자의 최대 전압을 검출하고, 상기 검출된 최대 전압에 대응하는 전압을 기준전압으로 출력하는 홀드부를 포함한다.
본 발명에 의하면, 스태틱 파워(Static power)를 유발하는 소스 팔로워(source follower) 및 저항을 제거하고, 커패시터(capacitor)를 이용하여 기준전압을 생성함으로써, 기준전압 생성 장치(reference generator)의 입력범위를 확장시켜 전류전압 변환부(TIA)의 이득(gain)을 증가시키고, 이에 따라 감도(sensitivity)를 증가시킬 수 있고, 일정한 듀티비를 제공하고, 스태틱 파워의 증가를 억제할 수 있으며, 기준전압 생성 장치의 칩 면적을 감소시킬 수 있다.-
公开(公告)号：KR100791626B1
公开(公告)日：2008-01-04
申请号：KR1020060044183
申请日：2006-05-17
Applicant: 고려대학교 산학협력단
Abstract: 프로그래머블 클럭 발생기 및 프로그래머블 클럭 발생기를 이용하는 파이프라인 변환기가 개시된다.
본 발명은 입력단이 기준 클럭에 연결되고, 소정의 제어 전압에 따라 상기 기준 클럭을 반전시키는 구간을 가변시키는 제1 프로그래머블 반전부, 상기 기준 클럭에 연결되어 상기 기준 클럭을 반전시키는 인버터부, 상기 인버터부에 입력단이 연결되고, 소정의 제어 전압에 따라 상기 입력단 신호를 반전시키는 구간을 가변시키는 제2 프로그래머블 반전부, 셋 입력이 상기 기준 클럭에 연결되고, 리셋 입력이 상기 제1 프로그래머블 반전부의 출력에 연결된 제1 래치 회로 및 셋 입력이 상기 인버터부에 연결되고, 리셋 입력이 상기 제2 프로그래머블 반전부의 출력에 연결된 제2 래치 회로를 포함한다.
본 발명에 의하면, 파이프 라인 ADC 회로의 선형성을 유지하면서, 고 해상도 ADC를 구현할 수 있게 하면서도 전력 소모를 낮출 수 있고, 전력 소모에 따라 제어 전압을 변경시켜 최적의 듀티비를 갖는 클럭 신호를 사용함으로써, 전력 소모를 최소화할 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.027 seconds)
