公开(公告)号：KR1019960008527B1

公开(公告)日：1996-06-26

申请号：KR1019920025920

申请日：1992-12-29

Applicant: 삼성전자주식회사

Inventor： 이정길 ,  신철호 ,  한동화 ,  남인호 ,  이원우

IPC: H01L27/108

Abstract: forming a first conducting layer (26); forming a first epilayer (28) over the first conducting layer; forming a first pattern (29) which is confined in the unit of cell and is composed of the first epilayer (28); patterning a storage electrode (27) by etching the first conducting layer properly using the first pattern as mask; forming a second pattern (31) by etching the edge of the first pattern; forming a second epilayer; forming a spacer (30) in the side wall of the second pattern and the storage electrode pattern; removing the second pattern; etching the whole wafer anisotropically using the spacer (30) as mask.

Abstract translation: 形成第一导电层（26）; 在所述第一导电层上形成第一外延层（28）; 形成被限制在单元中并由第一外延层（28）组成的第一图案（29）; 通过使用第一图案作为掩模适当地蚀刻第一导电层来图案化存储电极（27）; 通过蚀刻第一图案的边缘来形成第二图案（31）; 形成第二个外延层; 在第二图案的侧壁和存储电极图案中形成间隔物（30）; 去除第二模式; 使用间隔件（30）作为掩模以各向异性蚀刻整个晶片。

公开(公告)号：KR100082635B1

公开(公告)日：1995-02-22

申请号：KR1019910015424

申请日：1991-09-04

Applicant: 삼성전자주식회사

Inventor： 남인호 ,  황창규

IPC: H01L27/10

公开(公告)号：KR1019940012615A

公开(公告)日：1994-06-24

申请号：KR1019920022570

申请日：1992-11-27

Applicant: 삼성전자주식회사

Inventor： 윤주연 ,  남인호

IPC: H01L27/10

Abstract: 본 발명은 DRAM(Dynamic Random Access Memory)셀에 있어서 새로운 구조의 배선층 및 고용량의 커패시터를 갖춘 반도체메모리장치와 이의 제조방법에 관한 것이다.
본 발명에 의하면, 소오스영역, 드레인영역 및 게이트전극으로 구성되는 하나의 트랜지스터와 스토리지전극, 유전체막 및 플레이트전극으로 구성되는 하나의 커패시터로 이루어진 메모리셀이 다수개 규칙적으로 반도체기판상에 형성되어 이루어진 메모리셀어레이와 상기 메모리셀어레이의 주변에 형성된 주변회로로 구성된 반도체메모리장치에 있어서, 상기 트랜지스터상에 상기 트랜지스터의 게이트전극과 나란히 달리면서 게이트전극과 접속된 제1도전층이 형성되고, 상기 제1도전층상에 절연막을 개재하여 상기 소오스영역에 접속되도록 상기 커패시터의 스토리지전극이 형성되며, 상기 메모리셀어레이와 주변회로가 연결되는 부분에서 상기 제1도전층이 상기 주변회로에 형성되는 제2도전층과 접속되는 것을 특징으로 하는 반도체메모리장치 제공된다.
따라서 본 발명에 의하면 커패시터용량이 충분히 확보된 신뢰성 높은 반도체메모리장치의 실현이 가능하게 된다.