公开(公告)号：KR102003334B1

公开(公告)日：2019-07-24

申请号：KR1020120097582

申请日：2012-09-04

Applicant: 삼성전자주식회사

Inventor： 김은성 ,  남재우 ,  신철호 ,  이시용

IPC: H01L21/027

公开(公告)号：KR1020130124861A

公开(公告)日：2013-11-15

申请号：KR1020120048321

申请日：2012-05-07

Applicant: 삼성전자주식회사

Inventor： 김은성 ,  김경선 ,  남재우 ,  신철호 ,  이시용

IPC: H01L21/027

CPC classification number: H01L21/308 ,  G03F1/00 ,  G03F1/70 ,  G03F7/0002 ,  G03F7/2024 ,  G03F7/203 ,  G03F7/70466 ,  H01L21/0273 ,  H01L21/0274 ,  H01L21/0337 ,  H01L21/0335

Abstract: A method for forming patterns comprises a first exposure step for exposing at least one first region in a photoresist layer; a process for forming at least one first hole by removing the first region by using a first developing solution; a second exposure step for exposing at least one second region surrounding the first hole in the photoresist layer; a process for forming at least one second hole by removing the non-exposure region of the photoresist layer by using a second developing solution.

Abstract translation: 用于形成图案的方法包括用于曝光光致抗蚀剂层中的至少一个第一区域的第一曝光步骤; 通过使用第一显影液去除第一区域来形成至少一个第一孔的方法; 第二曝光步骤，用于暴露光致抗蚀剂层中围绕第一孔的至少一个第二区域; 通过使用第二显影液去除光致抗蚀剂层的非曝光区域来形成至少一个第二孔的工艺。

公开(公告)号：KR1020110079221A

公开(公告)日：2011-07-07

申请号：KR1020090136215

申请日：2009-12-31

Applicant: 삼성전자주식회사

Inventor： 켄토카시키 ,  신철호 ,  김상국 ,  이도행 ,  이동석

IPC: H01L21/027

CPC classification number: H01L21/31138 ,  H01L21/0273 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/10855 ,  G03F7/427 ,  G03F7/70475 ,  H01L21/76802

Abstract: PURPOSE: A method for manufacturing method a semiconductor device is provided to make it easy controlling a width and a thickness of a resist pattern to a desired size, to enhance a surface roughness and a cross sectional profile shape of the resist pattern and to improve tolerance against a dry engraving process. CONSTITUTION: Resist patterns are formed by exposing and developing a resist film on a substrate. The resist patterns are trimmed and the cross sectional profile of the resist patterns are varied by using the first gas plasma(230). A width of the trimmed resist pattern is increased by using the second gas plasma and the resist pattern is formed.

Abstract translation: 目的：提供一种半导体器件的制造方法，以便容易地将抗蚀剂图案的宽度和厚度控制到期望的尺寸，以增强抗蚀剂图案的表面粗糙度和截面轮廓形状并提高耐受性 反对干雕刻过程。 构成：通过在基板上曝光和显影抗蚀剂膜形成抗蚀剂图案。 修剪抗蚀剂图案，并且通过使用第一气体等离子体（230）来改变抗蚀剂图案的横截面轮廓。 通过使用第二气体等离子体来增加修整的抗蚀剂图案的宽度，并形成抗蚀剂图案。

公开(公告)号：KR1020090048729A

公开(公告)日：2009-05-15

申请号：KR1020070114732

申请日：2007-11-12

Applicant: 삼성전자주식회사

Inventor： 선종우 ,  신철호 ,  민경진

IPC: H01L21/28 ,  H01L21/027 ,  H01L27/115

CPC classification number: H01L21/0271 ,  H01L21/76802 ,  H01L21/76877 ,  H01L27/115

Abstract: 하드 마스크가 적용되지 않는 식각마스크를 이용한 실리콘 산화막 식각방법 및 이를 이용한 메모리 소자의 제조방법이 개시되어 있다. 먼저, 실리콘 산화막이 형성된 기판을 마련한다. 이어서, 상기 실리콘 산화막 상에 포토레지스트를 포함하는 식각 마스크를 형성한다. 이어서, C/F 비율이 0.8 내지 2인 불화탄소를 포함하는 식각가스를 이용하여 상기 식각마스크에 노출된 상기 실리콘 산화막을 건식 식각한다. 그 결과 상기 식각 마스크 표면에 탄소를 포함하는 폴리머가 증착되는 동시에 상기 실리콘 산화막에는 콘택홀이 형성된다. 상기 방법은 메모리 소자의 제조시 공정의 축소 및 공정 효율을 극대화시킬 수 있다.

公开(公告)号：KR100868019B1

公开(公告)日：2008-11-10

申请号：KR1020070009476

申请日：2007-01-30

Applicant: 삼성전자주식회사

Inventor： 이도행 ,  황성욱 ,  신철호

IPC: H01L21/205

CPC classification number: H01J37/08 ,  H01J27/024 ,  H01J37/3053 ,  H01J2237/061 ,  H01J2237/24542

Abstract: 플라즈마 쉬쓰 제어기(plasma sheath controller)를 구비하는 이온 빔 장치(ion beam apparatus)를 제공한다. 이 장치는 플라즈마 챔버(plasma chamber)를 구비한다. 상기 플라즈마 챔버의 일단에 그리드 어셈블리(grid assembly)가 배치된다. 상기 그리드 어셈블리는 제 1 이온추출구들(first ion extraction apertures)을 구비한다. 상기 플라즈마 챔버 및 상기 그리드 어셈블리 사이에 상기 플라즈마 쉬쓰 제어기가 배치된다. 상기 플라즈마 쉬쓰 제어기는 상기 제 1 이온추출구들보다 작은 크기의 제 2 이온추출구들을 구비한다.

公开(公告)号：KR1020080091958A

公开(公告)日：2008-10-15

申请号：KR1020070035113

申请日：2007-04-10

Applicant: 삼성전자주식회사

Inventor： 황성욱 ,  강창진 ,  신철호 ,  이도행

IPC: H01L21/31

CPC classification number: H01L21/02359 ,  H01L21/02334 ,  H01L21/31127 ,  H01L21/76801 ,  H01L21/76834

Abstract: A semiconductor device having a low-k dielectric layer and a method for fabricating the same are provided to prevent oxygen atom from diffusing within the low-k dielectric layer. A semiconductor device having a low-k dielectric layer comprises a dense layer. The low-k dielectric layer is formed on a semiconductor substrate(100). The dense layer is formed on a surface of the low-k dielectric layer. The low-k dielectric layer has lateral walls and a top surface. The dense layer includes a first sense layer(104a) formed on the top surface and a second dense layer(104b) formed on the lateral wall.

Abstract translation: 提供具有低k电介质层的半导体器件及其制造方法，以防止氧原子在低k电介质层内扩散。 具有低k电介质层的半导体器件包括致密层。 低k电介质层形成在半导体衬底（100）上。 致密层形成在低k电介质层的表面上。 低k电介质层具有侧壁和顶表面。 致密层包括形成在顶表面上的第一感测层（104a）和形成在侧壁上的第二致密层（104b）。

公开(公告)号：KR1020060105361A

公开(公告)日：2006-10-11

申请号：KR1020050028089

申请日：2005-04-04

Applicant: 삼성전자주식회사

Inventor： 선종우 ,  신철호

IPC: H01L21/28

CPC classification number: H01L21/31116 ,  H01L21/31144 ,  H01L21/76829

Abstract: 식각 선택비가 향상된 절연막 식각 방법에 의해 종횡비(aspect ratio)가 크고 미세한 콘택홀을 형성하는 방법을 제공한다. 본 발명에서는 절연막 식각시 포토레지스트 위에 폴리머를 형성하는 C
x H
y 계 가스를 첨가함으로써 식각에 의한 포토레지스트의 손실을 줄여 선택비를 향상시킨다. 선택비 향상과 더불어 식각 속도가 높게 유지되어 효율적으로 콘택홀을 형성할 수 있다.

公开(公告)号：KR1020060099978A

公开(公告)日：2006-09-20

申请号：KR1020050021551

申请日：2005-03-15

Applicant: 삼성전자주식회사

Inventor： 황성욱 ,  신철호

IPC: H01L21/3065

CPC classification number: H01J37/32422 ,  H05H3/02

Abstract: 중성빔 발생용 반사체 및 이를 구비하는 기판 처리장치가 제공된다. 상기 반사체는 이온 소스로 부터 제공되는 이온빔이 충돌되는 제1 면 및 상기 제1 면과 대향되는 제2 면을 구비하고 상기 이온빔을 반사시켜 중성빔으로 전환시키는 반사층, 및 상기 반사층의 상기 제2 면 상에 배치되어 상기 반사층의 열변형을 방지하는 지지층을 구비하는 적어도 하나의 반사판을 구비한다. 상기 반사판은 열변형에 대한 향상된 내성을 가진다. 상기 반사체를 구비하는 기판 처리장치는 향상된 공정 수율을 가질 수 있으며, 공정 불량은 최소화될 수 있다.
중성빔, 반사체, 반사판, 열전도도, 열팽창계수, 열변형

公开(公告)号：KR1020050117880A

公开(公告)日：2005-12-15

申请号：KR1020040043147

申请日：2004-06-11

Applicant: 삼성전자주식회사

Inventor： 배인덕 ,  신철호 ,  강창진 ,  민경진

IPC: H01L21/027

CPC classification number: G03F1/58 ,  G03F1/48

Abstract: 본 발명은 중성빔 소스를 이용한 이중층 포토 마스크 형성 방법에 관한 것이다. 본 발명에 따르면, 레디칼과 중성빔만을 선택적으로 프로세스 챔버에 제공하여 상부 포토 마스크의 표면에 실리콘 산화막을 형성하므로, 종래와 같이 산소 플라즈마에 존재하는 이온에 노출되는 것에 비하여 상부 포토 마스크의 손상을 최소화하면서 실리콘 산화막을 형성할 수 있다. 또한, 프로세스 챔버의 압력을 최대한으로 낮추어 프로세스 챔버에 존재하는 레디칼의 양을 최소로 한 후 상부 윈도우에 노출된 하부 감광막 부분을 식각하기 때문에, 레디칼에 의한 측면 식각을 최소화하면서 중성빔에 의한 수직 식각을 진행할 수 있어 상부 윈도우에 대응되는 하부 윈도우의 수직 프로파일을 쉽게 얻을 수 있다. 그리고 낮은 에너지의 중성빔을 제공하여 상부윈도우에 노출된 하부 감광막 부분을 식각하기 때문에, 중성빔에 의한 상부 포토 마스크의 손상을 최소화할 수 있다.

公开(公告)号：KR100391988B1

公开(公告)日：2003-07-22

申请号：KR1020010006408

申请日：2001-02-09

Applicant: 삼성전자주식회사

Inventor： 신철호 ,  지경구

IPC: H01L27/108

CPC classification number: H01L27/10855 ,  H01L27/10885 ,  H01L28/91

Abstract: A method of manufacturing a DRAM cell includes forming an isolation layer on a given region of a substrate to define an active region having a plurality of line shaped sub-regions; forming at least a pair of cell transistors in each line shaped sub-region, each cell transistor of a pair having a common drain region and respective source regions; forming a bit line pad on each common drain region and a storage node pad on each source region; forming a bit line pad protecting layer pattern having portions parallel to the word line, that covers the bit line pad; and forming storage nodes on storage node pads. The storage nodes of the DRAM cell contact with the storage node pads and are insulated electrically from the bit line pad by the bit line pad protecting layer pattern.

Abstract translation: 一种制造DRAM单元的方法包括在衬底的给定区域上形成隔离层以限定具有多个线形子区域的有源区域; 在每个线形子区域中形成至少一对单元晶体管，一对中的每个单元晶体管具有公共漏极区域和各自的源极区域; 在每个公共漏极区和每个源极区上的存储节点焊盘上形成位线焊盘; 形成具有与所述字线平行的部分的位线焊盘保护层图案，所述位线焊盘保护层图案覆盖所述位线焊盘; 并在存储节点焊盘上形成存储节点。 DRAM单元的存储节点与存储节点焊盘接触并且通过位线焊盘保护层图案与位线焊盘电绝缘。