公开(公告)号：KR1020060006538A

公开(公告)日：2006-01-19

申请号：KR1020040055617

申请日：2004-07-16

Applicant: 삼성전자주식회사

Inventor： 박영수 ,  박완준 ,  에이.사라닌 ,  에이.조토브

IPC: H01L33/00 ,  A10H01

CPC classification number: B82Y20/00 ,  B82Y10/00 ,  H01L21/28273 ,  Y10S977/742 ,  Y10S977/777

Abstract: 본 발명은 실리콘 산화물 상에 형성된 나노 도트 구조체 및 그 제조 방법에 관한 것이다. 실리콘 기판; 상기 실리콘 기판 상에 형성된 실리콘 산화층; 및 상기 실리콘 산화층 상에 균일하게 정렬 형성된 다수의 나노 도트;를 포함하는 실리콘 산화물 상에 형성된 나노 도트 구조체 및 그 제조 방법을 제공함으로써, 광학 소자 또는 반도체 소자의 문턱 전류를 낮추거나, 리텐션 특성을 향상시킬 수 있게 한다.

公开(公告)号：KR100528341B1

公开(公告)日：2005-11-15

申请号：KR1020030100617

申请日：2003-12-30

Applicant: 삼성전자주식회사

Inventor： 박완준 ,  김태완 ,  박상진 ,  김대정 ,  이승준 ,  신형순

IPC: G11C11/15

CPC classification number: G11C7/14 ,  G11C7/062 ,  G11C11/1659 ,  G11C11/1673

Abstract: 한 개의 트랜지스터와 한 개의 MTJ층을 포함하는 메모리 셀과 상기 메모리 셀에 저장된 데이터를 읽을 때 기준이 되는 기준 셀(reference cell)을 구비하는 자기 램에 있어서, 상기 기준 셀은 병렬로 연결된 제1 및 제2 MTJ층 및 병렬로 연결된 제1 및 제2 트랜지스터를 포함하되, 상기 제1 및 제2 트랜지스터는 각각 상기 제1 및 제2 MTJ층에 직렬로 연결된 것을 특징으로 하는 자기 램 및 그 읽기방법을 제공한다. 상기 제1 및 제2 트랜지스터는 상기 메모리 셀의 트랜지스터가 갖는 구종 능력의 2배에 해당하는 구동 능력을 갖는 한 개의 트랜지스터로 대체될 수 있다. 또한, 상기 제1 및 제2 트랜지스터와 상기 제1 및 제2 MTJ층의 위치는 반대로 될 수 있다.

公开(公告)号：KR1020050068806A

公开(公告)日：2005-07-05

申请号：KR1020030100617

申请日：2003-12-30

Applicant: 삼성전자주식회사

Inventor： 박완준 ,  김태완 ,  박상진 ,  김대정 ,  이승준 ,  신형순

IPC: G11C11/15

CPC classification number: G11C7/14 ,  G11C7/062 ,  G11C11/1659 ,  G11C11/1673

Abstract: 한 개의 트랜지스터와 한 개의 MTJ층을 포함하는 메모리 셀과 상기 메모리 셀에 저장된 데이터를 읽을 때 기준이 되는 기준 셀(reference cell)을 구비하는 자기 램에 있어서, 상기 기준 셀은 병렬로 연결된 제1 및 제2 MTJ층 및 병렬로 연결된 제1 및 제2 트랜지스터를 포함하되, 상기 제1 및 제2 트랜지스터는 각각 상기 제1 및 제2 MTJ층에 직렬로 연결된 것을 특징으로 하는 자기 램 및 그 읽기방법을 제공한다. 상기 제1 및 제2 트랜지스터는 상기 메모리 셀의 트랜지스터가 갖는 구종 능력의 2배에 해당하는 구동 능력을 갖는 한 개의 트랜지스터로 대체될 수 있다. 또한, 상기 제1 및 제2 트랜지스터와 상기 제1 및 제2 MTJ층의 위치는 반대로 될 수 있다.

公开(公告)号：KR1020050049858A

公开(公告)日：2005-05-27

申请号：KR1020030083614

申请日：2003-11-24

Applicant: 삼성전자주식회사

Inventor： 박완준 ,  황인준 ,  김태완

IPC: G11C11/15

CPC classification number: G11C11/16 ,  G11C29/44 ,  G11C29/50 ,  G11C29/56

Abstract: 본 발명은 MRAM 특성 분석 장치 및 그 분석 방법에 관한 것이다. MRAM이 위치하는 MRAM 안착부; 상기 MRAM 안착부 주위에 형성되어 상기 MRAM 안착부에 장착되는 MRAM에 대해 외부 자장을 인가하는 자장 인가부; 상기 MRAM 안착부의 대응되는 위치 상에 형성되는 프루브 카드부; 상기 MRAM의 단위 셀을 지정하는 매트릭스 스위치부; 상기 MRAM의 단위 셀에 내부 자장을 인가하거나, 단위 셀의 저항 값을 측정하는 소스 측정 유닛; 및 상기 측정된 각 MRAM 단위 셀의 저항 값에 관한 정보를 저장하고 분석하는 컴퓨터 유닛;을 포함하는 것을 특징으로 하는 MRAM 특성 분석 장치 및 이에 의한 MRAM 특성 분석 방법을 제공하여, MRAM 어레이 전체에 대해 각각의 단위 셀에 대한 특성을 비교적 간단한 구성으로 빠른 시간 내에 분석 할 수 있다.

公开(公告)号：KR1020040104967A

公开(公告)日：2004-12-14

申请号：KR1020030035562

申请日：2003-06-03

Applicant: 삼성전자주식회사

Inventor： 서순애 ,  유인경 ,  이명재 ,  박완준

IPC: G11C11/15

CPC classification number: G11C13/0007 ,  G11C2213/32 ,  G11C2213/79 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

Abstract: PURPOSE: A non-volatile memory device including one switching device and one resistor and a method for manufacturing the same are provided to increase the yields of the products by utilizing the easily fabricated transition metal oxide as a resistor. CONSTITUTION: A non-volatile memory device including one switching device and one resistor includes a substrate, a transistor(Tr) and a data storage unit. The transistor is formed on the substrate. The data storage unit is connected to the drain(44) of the transistor. And, the data storage unit is provided with another data storage material layer having a resistance characteristics different from that of a predetermined voltage range.

Abstract translation: 目的：提供包括一个开关装置和一个电阻器的非易失性存储装置及其制造方法，以通过利用容易制造的过渡金属氧化物作为电阻来提高产品的产量。 构成：包括一个开关器件和一个电阻器的非易失性存储器件包括衬底，晶体管（Tr）和数据存储单元。 晶体管形成在基板上。 数据存储单元连接到晶体管的漏极（44）。 并且，数据存储单元设置有具有与预定电压范围不同的电阻特性的另一数据存储材料层。

公开(公告)号：KR1020040040593A

公开(公告)日：2004-05-13

申请号：KR1020020068768

申请日：2002-11-07

Applicant: 삼성전자주식회사

Inventor： 유인경 ,  박완준

IPC: G11C11/15

CPC classification number: H01L27/226 ,  B82Y10/00 ,  G11C11/16

Abstract: PURPOSE: A MRAM(Magnetic RAM) and its fabrication method and its driving method are provided to minimize serial resistor effect due to resistance of a MOS transistor and to improve applicability of a MTJ(Magnetic Tunneling Junction) layer having a low magnetic resistance ratio. CONSTITUTION: A bipolar junction transistor is formed on a semiconductor substrate(40). A bit line is connected to an emitter of the bipolar junction transistor. A MTJ(Magnetic Tunneling Junction) layer(60) is connected to the bipolar junction transistor and stores data. A word line is connected to the MTJ layer. And a plate line is connected to the bipolar junction transistor to be separated from the MTJ layer. The MTJ layer is connected to a base and a collector of the bipolar junction transistor, and the plate line is connected to the collector, and an amplification unit is connected to the bit line to amplify a signal while reading data stored in the MTJ layer.

Abstract translation: 目的：提供MRAM（磁性RAM）及其制造方法及其驱动方法，以最小化由MOS晶体管的电阻引起的串联电阻效应，并提高具有低磁阻比的MTJ（磁隧道结）层的适用性。 构成：在半导体衬底（40）上形成双极结型晶体管。 位线连接到双极结型晶体管的发射极。 MTJ（磁隧道结）层（60）连接到双极结晶体管并存储数据。 字线连接到MTJ层。 并且板线连接到双极结型晶体管以与MTJ层分离。 MTJ层连接到双极结型晶体管的基极和集电极，并且板线连接到集电极，并且放大单元连接到位线，以在读取存储在MTJ层中的数据时放大信号。

公开(公告)号：KR1020030092324A

公开(公告)日：2003-12-06

申请号：KR1020020029956

申请日：2002-05-29

Applicant: 삼성전자주식회사

Inventor： 박완준 ,  이택동 ,  박병국 ,  김태완 ,  송이헌 ,  박상진

IPC: G11C11/15

CPC classification number: H01L27/228 ,  B82Y10/00

Abstract: PURPOSE: A magnetic resistance RAM and a method for manufacturing the same are provided to drastically improve the magnetic resistance ratio of the semiconductor memory device of the magnetic resistance RAM by using an aluminum-hafnium-oxide as a barrier layer, thereby improving the reliability of the barrier layer. CONSTITUTION: A magnetic resistance RAM includes a lower electrode(141), a first magnetic layer(142), a barrier layer(143), a second magnetic layer(144), a top electrode(145), a second gate(130) and a bitline(150). The lower electrode(141) is connected to the source junction and the first magnetic layer(142) is formed on the top of the lower electrode(141). The barrier layer(143) made of an insulating layer consisting of an aluminum and a hafnium. The second magnetic layer(144) is formed on top of the barrier layer corresponding to the first magnetic layer(142) and the top electrode(145) is formed on the second magnetic layer(144). The second gate(130) inserted between the first gate(120) and the lower electrode(141) for controlling the magnetic information among the first and the second magnetic layers(141,144). And, the bitline(150) is electrically connected to the top electrode(145) with vertically crossing to the first gate(120).

Abstract translation: 目的：提供磁阻RAM及其制造方法，通过使用铝 - 铪氧化物作为阻挡层，显着提高磁阻RAM的半导体存储元件的磁阻比，从而提高 阻挡层。 构成：磁阻RAM包括下电极（141），第一磁性层（142），阻挡层（143），第二磁性层（144），顶电极（145），第二栅极（130） 和一个位线（150）。 下电极141连接到源极结，第一磁性层142形成在下部电极141的顶部。 由由铝和铪组成的绝缘层制成的阻挡层（143）。 第二磁性层（144）形成在对应于第一磁性层（142）的阻挡层的顶部上，顶部电极（145）形成在第二磁性层（144）上。 插入在第一栅极（120）和下部电极（141）之间的第二栅极（130），用于控制第一和第二磁性层（141,144）中的磁信息。 并且，位线（150）与顶部电极（145）电连接，垂直于第一栅极（120）。

公开(公告)号：KR1020030060327A

公开(公告)日：2003-07-16

申请号：KR1020020000988

申请日：2002-01-08

Applicant: 삼성전자주식회사

Inventor： 박상진 ,  박완준 ,  김태완 ,  송이헌

IPC: G11C11/15

CPC classification number: G11C11/16

Abstract: PURPOSE: A highly integrated magnetic memory device and a driving method thereof are provided to increase a degree of integration by using a vertical type transistor. CONSTITUTION: A highly integrated magnetic memory device includes a vertical type transistor, a magnetic memory element(150), a bit line(160), a word line(180), and an insulating layer(170). The vertical type transistor is formed on a substrate. The magnetic memory element is formed on the vertical type transistor in order to include a data storage function using a magnetic substance. The bit line is connected to the vertical type transistor through the magnetic memory element. The word line crosses an upper portion of the bit line. The insulating layer is formed between the word line and compositions located under the word line.

Abstract translation: 目的：提供高度集成的磁存储器件及其驱动方法，以通过使用垂直型晶体管来增加积分度。 构成：高度集成的磁存储器件包括垂直型晶体管，磁存储元件（150），位线（160），字线（180）和绝缘层（170）。 垂直型晶体管形成在基板上。 磁性存储元件形成在垂直型晶体管上，以包括使用磁性物质的数据存储功能。 位线通过磁存储元件连接到垂直型晶体管。 字线穿过位线的上部。 绝缘层形成在字线和位于字线下方的组合物之间。

公开(公告)号：KR101001742B1

公开(公告)日：2010-12-15

申请号：KR1020030074663

申请日：2003-10-24

Applicant: 삼성전자주식회사

Inventor： 박상진 ,  김태완 ,  박완준 ,  이장은

IPC: H01L27/115

CPC classification number: H01L43/08 ,  G11C11/15 ,  H01L43/12

Abstract: 자기 램 및 그 제조방법에 관해 개시되어 있다. 개시된 본 발명은 스윗칭 소자와 이에 연결된 MTJ셀을 포함하는 자기 램에 있어서, 상기 MTJ셀은 자성막과 이에 내재된 금속막으로 이루어진 핀드막을 포함하는 것을 특징으로 하는 자기 램을 제공한다. 이러한 본 발명을 이용하면, 스트레이 자기장에 기인한 스위칭 필드 쉬프트와 킹크(kink)를 방지할 수 있어 신뢰성을 높일 수 있다.

公开(公告)号：KR100988081B1

公开(公告)日：2010-10-18

申请号：KR1020030025716

申请日：2003-04-23

Applicant: 삼성전자주식회사

Inventor： 박상진 ,  김태완 ,  이정현 ,  박완준 ,  송이헌

IPC: G11C11/15

CPC classification number: B82Y25/00 ,  B82Y10/00 ,  B82Y40/00 ,  G11C11/16 ,  H01F10/3254 ,  H01F41/307 ,  H01L27/228

Abstract: 이종방식으로 형성된 중간 산화막을 구비하는 자기 램 및 그 제조 방법에 관해 개시되어 있다. 여기서 본 발명은 MTJ층이 하부 자성막, 산화 방지막, 터널링 산화막 및 상부 자성막으로 구성된 것을 특징으로 하는 자기 램을 제공하고, 상기 터널링 산화막은 원자층 적층 방법으로 형성하고, 그 외의 나머지 물질막, 특히 상기 산화 방지막은 비 원자층 적층 방법으로 형성하는 것을 특징으로 하는 자기 램 제조 방법을 제공한다. 이러한 본 발명을 이용하면, 터널링 산화막의 두께를 균일하게 형성하면서 그 두께 조절도 용이하기 때문에, MTJ층의 저항 조절이 용이하고 셀 간의 저항 편차도 줄일 수 있다. 그리고 상기 터널링 산화막을 형성하는 과정에서 그 하부막이 손상되는 것을 방지하여 MR비가 낮아지는 것도 방지할 수 있다.