公开(公告)号：KR1019970029064A

公开(公告)日：1997-06-26

申请号：KR1019950044241

申请日：1995-11-28

Applicant: 삼성전자주식회사

Inventor： 박희철 ,  권국환

IPC: G06F12/02

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리 장치의 디코딩 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
디코딩의 고속동작을 제공함에 있다.
3. 발명의 해결방법의 요지
동기형 반도체 메모리장치의 디코딩 회로는 외부에서 어드레스 버퍼로 인가되는 어드레스를 리드용 어드레스와 라이트용 어드레스로 구별시 라이트 인에이블 신호를 상기 어드레스의 디코딩 후에 인가하는 구조로 된 리드 어드레스 디코더 및 라이트 어드레스 디코더를 가진다.
4. 발명의 중요한 용도
동기형 반도체 메모리장치내의 디코더로서 유효 적합하게 사용된다.

公开(公告)号：KR1019970017690A

公开(公告)日：1997-04-30

申请号：KR1019950030735

申请日：1995-09-19

Applicant: 삼성전자주식회사

Inventor： 박희철 ,  권국환

IPC: G11C29/00

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
반도체 메모리 장치의 번-인 테스트에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
번-인 단축회로를 사용할시 발생될 수 있는 과전류를 방지할 수 있는 반도체 메모리 장치를 제공함에 있다.
3. 발명의 해결방법의 요지
셀들의 결합상태를 판별하기 위한 테스트신호를 프리차아지부내의 트랜지스터들에 인가하고, 이어 상기 셀들을 선택하기 위한 선택신호를 소정의 간격을 두고 상기 셀들에 인가하는 제1과정과, 반전된 상기 선택신호들을 상기 셀들에 인가하고, 이어 반전된 상기 테스트신호를 소정의 간격을 두고 상기 트랜지스터들에 인가하여 턴-온시키는 제2과정을 구비한다.
4. 발명의 중요한 용도
반도체 메모리 장치에 적합하게 사용된다.

公开(公告)号：KR1019970013732A

公开(公告)日：1997-03-29

申请号：KR1019950025475

申请日：1995-08-18

Applicant: 삼성전자주식회사

Inventor： 박희철 ,  권국환

IPC: H03K19/00

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야; 데이타 출력버퍼에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제; 서로 다른값이 전압값을 입력으로 하는 회로에서 발생될수 있는 오동작을 방지하기 위한 데이타 출력버퍼를 제공함에 있다.
3. 발명의 해결방법의 요지; 데이타 출력버퍼 공급용 제2전압을 입력으로 하는 풀-업 트랜지스터 및 풀-다운 트랜지스터와, 상기 풀-업 및 풀-다운 트랜지스터의 게이트단자에 각기 접속되어 칩 내부 공급용 제1전압을 입력으로 하는 제1 및 제2논리회로부와, 상기 풀-업 트랜지스터의 게이트단자와 접지전원사이에 채널이 직렬로 접속되고 게이트단자는 상기 풀-다운 트랜지스터의 게이트단자와 접속된 제1트랜지스터와, 상기 풀-다운 트랜지스터의 게이트단자와 접지전원사이에 채널이 직렬로 접속되고 게이트단자는 상기 풀-업 트랜지스터의 게이트단자와 접속된 제2트랜지스터를 구비한다.
4. 발명의 중요한 용도; 반도체 메모리 장치의 출력 버퍼에 적합하게 사용된다.

公开(公告)号：KR1019960042744A

公开(公告)日：1996-12-21

申请号：KR1019950013266

申请日：1995-05-25

Applicant: 삼성전자주식회사

Inventor： 권국환 ,  박희철

IPC: G11C11/407

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
반도체 메모리 장치에 관한 것으로 특히 펄스제어발생기에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
오동작을 유발할 수 있는 더미 펄스가 발생하는 것을 막고 내부전원 전압 및 온도변화 그리고 공정의 변화에 관계없이 신뢰성을 향상시킬 수 있는 장치를 제공함에 있다.
3. 발명의 해결방법의 요지
클럭신호를 지연시키기 위한 지연회로들을 서로 접속함으로써 연속된 동작을 할 수 있는 펄스제어발생기를 제공함에 있다.
4. 발명의 중요한 용도
반도체 메모리 장치에 사용되는 펄스제어발생기에 적합하게 사용된다.�/P>

公开(公告)号：KR100104827B1

公开(公告)日：1996-09-16

申请号：KR1019930017808

申请日：1993-09-06

Applicant: 삼성전자주식회사

Inventor： 임전택 ,  박희철

IPC: G11C29/00

公开(公告)号：KR1019960004743B1

公开(公告)日：1996-04-12

申请号：KR1019930017808

申请日：1993-09-06

Applicant: 삼성전자주식회사

Inventor： 임전택 ,  박희철

IPC: G11C29/00

Abstract: The simplified redundancy circuit is used to manufacture the semiconductor memory so that the size of memory becomes small. The circuit comprises a redundancy cell block connected to word lines of the normal cell block, a redundancy predecoding block for decoding address signal corresponding to the abnormal cells of the normal cell block, a redundancy decoding block for generating column selection signal to select redundancy cell of the redundancy cell block, a word line predecoder for generating word line predecoding signal, and a word line decoding block for designating word line of normal cell according to the state of the normal cell.

Abstract translation: 简化的冗余电路用于制造半导体存储器，使得存储器的尺寸变小。 电路包括连接到正常单元块的字线的冗余单元块，用于解码与正常单元块的异常单元相对应的地址信号的冗余预解码块，用于产生列选择信号以选择冗余单元的冗余解码块 冗余单元块，用于产生字线预解码信号的字线预解码器和用于根据正常单元的状态指定正常单元的字线的字线解码块。

公开(公告)号：KR1019960001859B1

公开(公告)日：1996-02-06

申请号：KR1019930006413

申请日：1993-04-16

Applicant: 삼성전자주식회사

Inventor： 김경래 ,  양승권 ,  박희철 ,  김두웅

IPC: G11C11/407

CPC classification number: G11C8/12

Abstract: The decoder circuit operates with memory array blocks each sub-divided into at least two smaller blocks. The decoder includes read/write circuits corresponding to the larger blocks, and two separate circuits of which one receives an address to simultaneously select individual small blocks in the larger blocks, and another receives a second address to enable a selected read/write circuit.

Abstract translation: 解码器电路与存储器阵列块一起工作，每个存储器阵列块被细分成至少两个较小的块。 解码器包括对应于较大块的读/写电路和两个单独的电路，其中一个接收地址以同时选择较大块中的各个小块，另一个接收第二地址以启用所选择的读/写电路。

公开(公告)号：KR100093068B1

公开(公告)日：1995-12-19

申请号：KR1019920022727

申请日：1992-11-28

Applicant: 삼성전자주식회사

Inventor： 권국환 ,  박희철

IPC: G11C11/407

公开(公告)号：KR1019950009237B1

公开(公告)日：1995-08-18

申请号：KR1019920022727

申请日：1992-11-28

Applicant: 삼성전자주식회사

Inventor： 권국환 ,  박희철

IPC: G11C11/407

Abstract: a data-input process which inputs input data to the light driver through a data input buffer at the mode of pass-through ; the 1st data output process which isolates the data output signal of a data input buffer by the light driver through the sense amplifier and data output buffer ; the 2nd data output process which outputs the output signal of the data input buffer through the sense amplifier and the data output buffer simultaneously with lighting of the output signal of data input buffer to the memory cell array when selecting the memory cell at the mode of pass-through.

Abstract translation: 数据输入处理，其以通过模式通过数据输入缓冲器将输入数据输入到光驱动器; 第一数据输出过程，通过读出放大器和数据输出缓冲器，通过光驱驱动器隔离数据输入缓冲器的数据输出信号; 第二数据输出处理，当以通过模式选择存储单元时，通过读出放大器和数据输出缓冲器同时输出数据输入缓冲器的输出信号，同时点亮数据输入缓冲器的输出信号到存储单元阵列 -通过。

公开(公告)号：KR1019950004534A

公开(公告)日：1995-02-18

申请号：KR1019930014463

申请日：1993-07-28

Applicant: 삼성전자주식회사

Inventor： 정철민 ,  이정희 ,  안기식 ,  박희철

IPC: H01L27/10

Abstract: 본 발명은 레벨 쉬프터를 공개한다. 그 회로는 데이타를 저장하기 위한 메모리 셀, 상기 메모리 셀로부터 독출되는 데이타를 증폭하여 ECL레벨의 출력신호를 발생하는 센스 증폭기, 상기 ECL레벨의 출력신호를 CMOS레벨로 변환하기 위한 레벨 쉬프터를 구비한 반도체 메모리 장치에 있어서, 상기 레벨 쉬프터가 상기 ECL레벨의 데이타와 반전 데이타를 입력하여 CMOS레벨로 변환하여 출력하기 위한 레벨 쉬프트 수단, 상기 레벨 쉬프트 수단의 출력신호를 궤환하고 지연하여 상기 레벨 쉬프트 수단의 전류소모를 제어하기 위한 지연수단을 구비하여 구성되어 있다. 따라서, ECL레벨의 출력신호를 CMOS레벨로 변환할 수가 있으며 전류소모를 줄일 수가 있다.