公开(公告)号：KR100354436B1

公开(公告)日：2002-09-28

申请号：KR1019990023601

申请日：1999-06-22

Applicant: 삼성전자주식회사

Inventor： 윤미영 ,  이상인 ,  임현석

IPC: C23C16/20

Abstract: 본발명은반도체집적회로에있어서금속배선의제조방법에관한것으로, 특히화학기상증착방식을이용한알루미늄막배선제조방법을제공한다. 본발명의알루미늄화학기상증착방식은메틸파이로리딘알레인(1-methylpyrrolidine alane; MPA) 프리커서를사용하여 80∼300 ℃범위의증착온도및 0.1∼10.0 Torr의증착조건하에서알루미늄막을형성한다. 이와같이본 발명에따른엠피에이(MPA) 프리커서를사용한알루미늄막형성기술은저온에서도 100 Å/sec 이상의높은증착속도로알루미늄막을증착할수 있으며, 1500 Å이상의두께의알루미늄막에대해서도양호한표면형상을얻을수 있으므로, 0.3 ㎛이하의크기를지니는콘택홀에대해서도보이드(void) 없이알루미늄막으로충전매립함으로써양호한스텝커버리지(step coverage) 특성을지니는금속배선장치를제조할수 있다.

公开(公告)号：KR1020010073825A

公开(公告)日：2001-08-03

申请号：KR1020000002700

申请日：2000-01-20

Applicant: 삼성전자주식회사

Inventor： 이종명 ,  임현석 ,  김병희 ,  최길현 ,  이상인

IPC: H01L21/8232

Abstract: PURPOSE: A method for forming a metal interconnection of a semiconductor device and a contact structure manufactured thereby are provided to selectively form a metal film for interconnection inside a groove in a uniform manner and provide a contact structure manufactured by the metal interconnection forming method. CONSTITUTION: An inter-layer dielectric is formed on a semiconductor substrate. A predetermined region of the inter-layer dielectric is etched to form an inter-layer dielectric pattern(105) having a recessed region. A barrier metal film(109) is formed on a front surface of the resultant on which the inter-layer dielectric pattern(105) is formed. A material film(111) is formed on the semiconductor substrate on which the barrier metal film is formed to expose the barrier metal film within the recessed region. An anti-nucleation layer(113) is formed by performing a native oxidation to the material film in vacuum condition. A metal film is formed to fill a region surrounded by the exposed barrier metal film. Before the barrier metal film is formed, a resistant metal layer is formed on the front surface of the resultant on which the inter-layer dielectric pattern is formed.

Abstract translation: 目的：提供一种用于形成半导体器件和由其制造的接触结构的金属互连的方法，以均匀的方式选择性地形成用于在沟槽内互连的金属膜，并提供通过金属互连形成方法制造的接触结构。 构成：在半导体衬底上形成层间电介质。 蚀刻层间电介质的预定区域以形成具有凹陷区域的层间电介质图案（105）。 在形成有层间电介质图案（105）的结果的正面上形成阻挡金属膜（109）。 在其上形成有阻挡金属膜的半导体基板上形成材料膜（111），以在凹陷区域内露出阻挡金属膜。 通过在真空条件下对材料膜进行天然氧化而形成抗成核层（113）。 形成金属膜以填充被暴露的阻挡金属膜包围的区域。 在形成阻挡金属膜之前，在形成有层间电介质图案的结果的正面上形成有电阻金属层。

公开(公告)号：KR100287180B1

公开(公告)日：2001-04-16

申请号：KR1019980038413

申请日：1998-09-17

Applicant: 삼성전자주식회사

Inventor： 윤미영 ,  이상인 ,  임현석

IPC: H01L21/28

Abstract: 원자층으로 이루어지는 계면 조절층을 형성한 후 그 위에 CVD 방법으로 Al막을 형성하여 표면 형상이 우수한 Al 배선층을 형성하는 방법에 관하여 개시한다. 본 발명에 따른 반도체 소자의 제조 방법에서는 반도체 기판상에 상기 반도체 기판의 도전 영역을 노출시키는 콘택홀을 포함하는 층간절연막을 형성한다. 상기 콘택홀의 내벽 및 상기 층간절연막의 상부에 연속적으로 증착된 복수의 원자층으로 이루어지는 계면 조절층을 수 Å ∼ 수십 Å의 두께로 형성한다. 상기 계면 조절층이 형성된 결과물상에 CVD 방법에 의하여 Al을 전면 증착하여 상기 콘택홀 내에 콘택 플러그를 형성하는 동시에 상기 층간절연막상에 상기 콘택 플러그와 연결되는 배선층을 형성한다.

公开(公告)号：KR1020000020013A

公开(公告)日：2000-04-15

申请号：KR1019980038413

申请日：1998-09-17

Applicant: 삼성전자주식회사

Inventor： 윤미영 ,  이상인 ,  임현석

IPC: H01L21/28

CPC classification number: H01L21/76876 ,  H01L21/28562 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76856 ,  H01L21/76877

Abstract: PURPOSE: A method for manufacturing semiconductor device forming metal wiring layer using interface control layer are provided to obtain an Al wiring layer having good surface shape and enhance the reliability of the wiring layer. CONSTITUTION: A method for manufacturing semiconductor device forming metal wiring layer using interface control layer comprises a step forming a layer insulation film having a contact hole exposing the conductive area of a semiconductor substrate, a step forming an interface control layer on the layer insulation film, and a step forming a contact plug within the contact hole and forming a wiring layer connected to the contact plug by depositing Al using CVD method.

Abstract translation: 目的：提供一种使用界面控制层制造形成金属布线层的半导体器件的方法，以获得具有良好表面形状并提高布线层可靠性的Al布线层。 构成：使用界面控制层制造形成金属布线层的半导体器件的方法包括：形成具有暴露半导体衬底的导电区域的接触孔的层绝缘膜的步骤，在所述层绝缘膜上形成界面控制层的步骤， 以及在所述接触孔内形成接触塞的步骤，并且通过使用CVD法沉积Al来形成连接到所述接触插塞的布线层。

公开(公告)号：KR100252049B1

公开(公告)日：2000-04-15

申请号：KR1019970060816

申请日：1997-11-18

Applicant: 삼성전자주식회사

Inventor： 임현석

IPC: H01L21/28

CPC classification number: C23C16/45523 ,  C23C16/06 ,  C23C16/45525 ,  C23C16/56 ,  H01L21/28556 ,  H01L21/76877

Abstract: PURPOSE: A method for forming an aluminum(Al) interconnection layer by an atomic layer deposition is provided to improve the uniformity and step coverage of the Al layer. CONSTITUTION: In the method, a semiconductor substrate is loaded into a deposition chamber. Next, an Al source gas is supplied into the deposition chamber and then chemisorbed onto the semiconductor substrate to form the Al layer. Next, a purge gas is supplied into the deposition chamber without supplying the Al source gas, so that non-reacted Al source gas staying in the deposition chamber is removed and thereby the Al layer is completed. Thereafter, to form the Al layer to a required thickness, the steps of supplying the Al source gas and supplying the purge gas are repeatedly performed. Thereby, a multilayered Al layer is formed, allowing improvement in uniformity and step coverage. Preferably, the supply step of the purge gas is followed by the step of removing impurities in the Al layer by supplying an Al layer reducing gas into the deposition chamber without supplying the purge gas, and the step of removing non-reacted reducing gas by supplying the purge gas without supplying the reducing gas.

Abstract translation: 目的：提供通过原子层沉积形成铝（Al）互连层的方法，以改善Al层的均匀性和阶梯覆盖。 构成：在该方法中，将半导体衬底装载到沉积室中。 接着，将Al源气体供给到沉积室中，然后化学吸附到半导体衬底上以形成Al层。 接下来，在不供给Al源气体的情况下，向沉积室供给吹扫气体，从而除去停留在沉积室中的未反应的Al源气体，从而完成Al层。 此后，为了将Al层形成所需的厚度，重复进行供给Al源气体和供给净化气体的步骤。 由此，形成多层Al层，可以提高均匀性和阶梯覆盖。 优选地，吹扫气体的供给步骤之后是通过在不供给吹扫气体的情况下向沉积室中供给Al层还原气体而除去Al层中的杂质的步骤，以及通过供给来除去未反应的还原气体的步骤 吹扫气体而不供应还原气体。

公开(公告)号：KR1019990040442A

公开(公告)日：1999-06-05

申请号：KR1019970060816

申请日：1997-11-18

Applicant: 삼성전자주식회사

Inventor： 임현석

IPC: H01L21/28

Abstract: 원자층 증착법에 의한 알루미늄층의 제조 방법에 대해 개시한다. 본 발명에 따르면, 먼저 알루미늄 증착 챔버내에 반도체 기판을 로딩한 후 알루미늄 소오스 가스를 증착 챔버내로 공급하여 반도체 기판상에 알루미늄 소오스 가스를 화학적으로 흡착시켜 알루미늄층을 형성한다. 다음에 알루미늄 소오스 가스의 공급을 차단하고 퍼지 가스를 증착 챔버내로 공급하여 증착 챔버내에 반응하지 않고 잔류하는 알루미늄 소오스 가스를 제거하여 알루미늄층을 완성한다. 그리고 알루미늄층을 필요로 하는 두께만큼 형성하기 위해서 알루미늄 소오스 가스 공급 단계와 퍼지 가스 공급 단계를 차례대로 반복 실시하여 다층의 알루미늄층을 형성한다. 본 발명에 따라 형성된 알루미늄층은 균일도가 높을 뿐만 아니라 단차 피복력도 크게 향상된다.

公开(公告)号：KR1019990024435A

公开(公告)日：1999-04-06

申请号：KR1019970045533

申请日：1997-09-02

Applicant: 삼성전자주식회사

Inventor： 임현석

IPC: H01L21/28

Abstract: 금속배선의 증착과 열처리를 반복하여 금속배선 표면의 거칠기를 개선시킬 수 있는 반도체 소자의 금속배선 형성방법을 개시한다. 이 방법은 금속배선의 하부구조가 구비된 반도체 기판을 화학기상증착 장치의 증착실내에 인입하는 단계와, 상기 반도체 기판상에 화학기상증착법으로 가장 우수한 표면형상을 갖는 임계두께만큼 금속을 증착하는 단계와, 증착되는 금속의 핵생성 자리를 제공할 수 있도록 상기 증착된 금속표면을 분위기 기체하에서 열처리하는 단계와, 상기 금속증착 단계와 상기 열처리 단계를 반복하여 상기 반도체 기판상에 원하는 두께만큼 금속층을 증착하는 것을 특징으로 한다.

公开(公告)号：KR1020170026814A

公开(公告)日：2017-03-09

申请号：KR1020150121910

申请日：2015-08-28

Applicant: 삼성전자주식회사

Inventor： 한혁 ,  박제헌 ,  윤기현 ,  이창원 ,  임현석 ,  하주연

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  H01L21/76847 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76876 ,  H01L21/76877 ,  H01L23/53266 ,  H01L23/535 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575

Abstract: 반도체장치및 그제조방법이제공된다. 반도체장치는하부도전체를포함하는하부구조체; 상기하부구조체상에서, 상기하부도전체를노출시키는오프닝을갖는상부구조체; 및상기오프닝을채우며상기하부도전체와연결되는연결구조체를포함한다. 여기서, 상기연결구조체는, 상기오프닝의내벽을덮으며상기오프닝내에리세스영역을정의하는제 1 텅스텐막; 및상기제 1 텅스텐막상에서상기리세스영역을채우는제 2 텅스텐막을포함하되, 상기제 2 텅스텐막에서그레인사이즈는상기연결구조체의하부부분보다상기연결구조체의상부부분에서클 수있다.

Abstract translation: 半导体器件包括下结构，其包括下导体，具有露出下结构上的下导体的开口的上结构，以及填充该开口并连接到下导体的连接结构。 连接结构包括覆盖开口的内表面并且限定开口中的凹陷区域的第一钨层和填充第一钨层上的凹陷区域的第二钨层。 连接结构的上部的第二钨层的粒径大于连接结构的下部的第二钨层的粒径。

公开(公告)号：KR1020130100459A

公开(公告)日：2013-09-11

申请号：KR1020120021672

申请日：2012-03-02

Applicant: 삼성전자주식회사

Inventor： 임태수 ,  윤기현 ,  이정길 ,  임현석 ,  한혁 ,  이명범

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11529 ,  H01L27/11543 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7881 ,  H01L29/792 ,  H01L29/45

Abstract: PURPOSE: A nonvolatile memory device and a manufacturing method thereof are provided to improve a signal transmission speed in a cell array region and a peripheral circuit region. CONSTITUTION: A memory gate pattern and a non-memory gate pattern are separately formed on a substrate (1). The substrate includes a memory region and a non-memory region. The non-memory gate pattern includes an ohmic layer (8). The memory gate pattern does not include the ohmic layer. The memory gate pattern includes a tunnel insulation layer (3a), a floating gate pattern (5a), a blocking insulation layer (7), and a control gate electrode (9a).

Abstract translation: 目的：提供一种非易失性存储器件及其制造方法，以提高单元阵列区域和外围电路区域中的信号传输速度。 构成：存储器栅极图案和非存储器栅极图案分别形成在衬底（1）上。 衬底包括存储区和非存储区。 非存储器栅极图案包括欧姆层（8）。 存储器栅极图案不包括欧姆层。 存储器栅极图案包括隧道绝缘层（3a），浮动栅极图案（5a），阻挡绝缘层（7）和控制栅电极（9a）。

公开(公告)号：KR1020080111206A

公开(公告)日：2008-12-23

申请号：KR1020070059273

申请日：2007-06-18

Applicant: 삼성전자주식회사

Inventor： 오규환 ,  강신재 ,  박인선 ,  임현석 ,  이현석 ,  임낙현

IPC: H01L27/115

CPC classification number: H01L45/06 ,  G11C13/0004 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/16 ,  H01L45/143

Abstract: A phase-change memory unit and a manufacturing method thereof and a phase change memory device including this and a manufacturing method thereof are provide to authorize current from a conductive construct to a first electrode or a bottom electrode and as a conductive construct and/or an ohmic layer pattern are contacted with the side or bottom surface of the first electrode or the bottom electrode. A phase-change memory unit comprises an isolation structure(210), a conductive construct(225), a first electrode(250), a phase change material layer pattern(275), a second electrode(280). The isolation structure is formed on a substrate(200). The isolation structure has an opening(215) exposing substrate. The conductive construct is formed within the opening. The first electrode has a side wall and a bottom surface contacted with the conductive construct. The phase change material layer pattern is formed on the first electrode and isolation structure. The second electrode is formed on the phase change material layer pattern.

Abstract translation: 相变存储器单元及其制造方法以及包括该相位变换存储器单元及其制造方法的相变存储器件及其制造方法被提供以授权从导电构件到第一电极或底部电极以及导电构造和/或 欧姆层图案与第一电极或底电极的侧表面或底表面接触。 相变存储器单元包括隔离结构（210），导电构造（225），第一电极（250），相变材料层图案（275），第二电极（280）。 隔离结构形成在基板（200）上。 隔离结构具有暴露衬底的开口（215）。 导电构件形成在开口内。 第一电极具有与导电构件接触的侧壁和底表面。 相变材料层图案形成在第一电极和隔离结构上。 第二电极形成在相变材料层图案上。