公开(公告)号：KR1020040001739A

公开(公告)日：2004-01-07

申请号：KR1020020037058

申请日：2002-06-28

Applicant: 삼성전자주식회사

Inventor： 김일기 ,  홍성재 ,  김평완

IPC: H01L23/28

CPC classification number: H01L2224/48091 ,  H01L2224/4826 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: PURPOSE: A dual die package is provided to be capable of reducing the thickness of the dual die package by improving the structure of the package. CONSTITUTION: A dual die package(50) is provided with the first semiconductor chip(51) having a bonding pad, the second semiconductor chip(53) having a bonding pad, located at the lower portion of the first semiconductor chip, leads(61,63) located at the lateral portion of the first and second semiconductor chip, and a tape(55b) having a conductive pattern for connecting one out of the first and second semiconductor chip with the lead. The dual die package further includes a plurality of wires(64a,64b,65a,65b) for connecting the bonding pad with the tape, the tape with the lead, or the bonding pad with the lead, and a package body part(68) for selectively encapsulating the resultant structure.

Abstract translation: 目的：提供双管芯封装，以便通过改进封装的结构来减小双管芯封装的厚度。 构成：双管芯封装（50）设置有具有接合焊盘的第一半导体芯片（51），第二半导体芯片（53）具有接合焊盘，位于第一半导体芯片的下部，引线（61 ，63）和具有用于将所述第一和第二半导体芯片中的一个与所述引线连接的导电图案的带（55b）。 双模组件还包括多个用于将焊盘与带连接的导线（64a，64b，65a，65b），带引线的带或与引线的焊盘，以及封装主体部分（68） 用于选择性地封装所得结构。

公开(公告)号：KR1019990040607A

公开(公告)日：1999-06-05

申请号：KR1019970061058

申请日：1997-11-19

Applicant: 삼성전자주식회사

Inventor： 송영재 ,  홍성재

IPC: H01L23/48

Abstract: 본 발명에 의한 반도체 패키지 및 그 제조방법은, 다이 패드와, 상기 다이 패드 상에 탑재되며, 중앙부에 본딩 패드가 형성된 반도체 칩과, 상기 본딩 패드와 와이어 본딩될 부분이, 상기 반도체 칩의 수평 위치보다 높게 위치하도록 절곡된 내부리드와, 상기 내부리드와 일체로 연결된 외부리드와, 상기 본딩 패드와 상기 내부리드의 절곡된 부분을 전기적으로 연결하는 금속 와이어 및, 상기 외부리드를 제외한 각 부에 봉지된 성형수지로 이루어져, 1) 칩의 사이즈가 커질 경우나 또는 성형수지를 몰딩하는 공정 진행시, 와이어의 늘어짐 현상이나 또는 처짐 현상으로 인해 필연적으로 발생되던 칩 에지 부분에서의 와이어 접촉 문제를 해소할 수 있게 되고, 2) 센터 패드를 갖는 칩을 LOC 패키지에 적용한 경우에 비하여 조립 공정의 원가 절감을 실현할 수 있게 된다.

公开(公告)号：KR1019990005522A

公开(公告)日：1999-01-25

申请号：KR1019970029720

申请日：1997-06-30

Applicant: 삼성전자주식회사

Inventor： 조태제 ,  홍성재

IPC: H01L23/00

Abstract: 본 발명은 리드 프레임 형태의 칩 사이즈 패키지(CSP)에 관한 것으로, 더욱 구체적으로는 칩 사이즈 패키지를 외부 기판에 접속하기 위해 사용되는 솔더 볼들을 패키지에 연결하는 방법으로 패키지의 외곽을 이루는 봉지재의 표면에서 패키지 내부의 리드까지 형성된 복수개의 홈들에 솔더 볼들이 안착된 후 패키지의 리드에 솔더 볼을 융착하여 연결하는 방법을 이용한 칩 사이즈 패키지에 관한 것이며, 이를 위하여 솔더 볼들이 안착될 위치에 대응하여 복수개의 돌기가 형성된 몰딩 금형(Mold)을 이용하여 홈들을 형성하고 솔더 볼들을 리드들에 연결한 구조를 이용함으로써 종래 리드 프레임을 제작하는 과정에서 요구되던 하프 에칭(Half Etching)과 같은 공정을 스탬핑(Stamping) 공정으로 대체할 수 있으며, 그에 따라 리드 프레임의 제조 원가를 절감할 수 � ��고 기존의 플라스틱 패키지에 관한 공정 장비를 활용할 수 있다.