公开(公告)号：KR102237978B1

公开(公告)日：2021-04-09

申请号：KR1020140120307A

申请日：2014-09-11

Applicant: 삼성전자주식회사

Inventor： 허준영 ,  조차제 ,  조태제

IPC: H01L23/34 ,  H01L23/48

Abstract: 본 발명은 반도체 패키지 및 그 제조방법을 제공한다. 반도체 패키지는 기판 상에 실장된 제1 반도체칩; 상기 제1 반도체칩의 상면 상에 실장되는 제2 반도체칩; 상기 제1 반도체칩 및 상기 제2 반도체칩 사이에 개재되며, 상기 제2 반도체칩을 상기 제1 반도체칩과 전기적으로 연결시키는 연결 범프; 및 상기 제1 반도체칩의 상기 상면 상에 배치되며, 상기 제2 반도체칩의 하면과 이격된 열적 패드를 포함할 수 있다.

公开(公告)号：KR102147354B1

公开(公告)日：2020-08-24

申请号：KR1020130138363

申请日：2013-11-14

Applicant: 삼성전자주식회사

Inventor： 마금희 ,  김지황 ,  조태제

IPC: H01L23/12 ,  H01L23/28

公开(公告)号：KR102107961B1

公开(公告)日：2020-05-28

申请号：KR1020130138448

申请日：2013-11-14

Applicant: 삼성전자주식회사

Inventor： 박상식 ,  이인영 ,  곽병수 ,  김민수 ,  박상욱 ,  조태제

IPC: H01L23/12 ,  H01L23/48

公开(公告)号：KR101970291B1

公开(公告)日：2019-04-18

申请号：KR1020120085396

申请日：2012-08-03

Applicant: 삼성전자주식회사

Inventor： 김지황 ,  민태홍 ,  조차제 ,  조태제 ,  지영근 ,  최윤석

IPC: H01L23/48

公开(公告)号：KR101939240B1

公开(公告)日：2019-01-17

申请号：KR1020110124392

申请日：2011-11-25

Applicant: 삼성전자주식회사

Inventor： 임윤혁 ,  김원근 ,  조태제 ,  박결

IPC: H01L23/28 ,  H01L23/34

公开(公告)号：KR101800437B1

公开(公告)日：2017-11-22

申请号：KR1020110041682

申请日：2011-05-02

Applicant: 삼성전자주식회사

Inventor： 임윤혁 ,  박결 ,  조태제

IPC: H01L23/31 ,  H01L23/36 ,  H01L23/427

CPC classification number: H01L23/36 ,  H01L23/3128 ,  H01L23/427 ,  H01L23/4275 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/15311 ,  H01L2924/00

Abstract: 반도체패키지를제공한다. 반도체패키지는, 회로기판, 회로기판상에실장되는반도체칩, 반도체칩 및회로기판을덮으며제1 온도조절부재를포함하는몰딩재및 몰딩재를덮는열 방출부를포함한다.

Abstract translation: 提供半导体封装。 半导体封装包括电路板，安装在电路板上的半导体芯片，半导体芯片以及覆盖包括第一温度调节构件和成型材料的成型材料的散热部件。

公开(公告)号：KR101683814B1

公开(公告)日：2016-12-08

申请号：KR1020100072049

申请日：2010-07-26

Applicant: 삼성전자주식회사

Inventor： 이고은 ,  조태제 ,  강운병 ,  류성민 ,  김정환 ,  민태홍

IPC: H01L23/48 ,  H01L23/045 ,  H01L23/00 ,  H01L25/065 ,  H01L23/498

CPC classification number: H01L23/481 ,  H01L23/49816 ,  H01L23/49855 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 본발명은관통전극을포함하는반도체장치에관한것이다. 본발명의반도체장치의일례에따르면, 반도체장치는메모리제어회로, 메모리제어회로와연결된제 1 관통전극및 메모리제어회로와절연된제 2 관통전극을구비하는로직칩과, 로직칩에적층된메모리칩을포함한다.

Abstract translation: 半导体装置包括基底基板和布置在基底基板上的逻辑芯片。 逻辑芯片包括存储器控制电路，第一通孔硅通孔和第二硅通孔。 存储器控制电路设置在逻辑芯片的基板的第一表面上，并且存储芯片设置在逻辑芯片的基板的第二表面上。 第一通孔硅通过电连接存储器控制电路和存储器芯片，第二通孔硅通孔电连接到存储器芯片，并被配置为向存储器芯片发送功率，第二通孔硅通孔与逻辑电绝缘 芯片，并且逻辑芯片的基板的第一表面面向基底。

公开(公告)号：KR1020160033910A

公开(公告)日：2016-03-29

申请号：KR1020140124723

申请日：2014-09-19

Applicant: 삼성전자주식회사

Inventor： 배상현 ,  정규동 ,  김일환 ,  김정환 ,  이혁재 ,  조태제

IPC: H01L21/673 ,  B65D85/38

CPC classification number: B24B37/32

Abstract: 웨이퍼캐리어용리테이너는몸체및 지지구조물을포함할수 있다. 몸체는웨이퍼캐리어의내측면에배치될수 있다. 지지구조물은상기몸체의내측면에수직방향을따라형성되어상기웨이퍼캐리어에수납된복수개의웨이퍼들각각의측면과접촉할수 있다. 지지구조물은상기웨이퍼의측면의상부모서리로부터이격될수 있다. 따라서, 지지구조물이웨이퍼의측면모서리와접촉하지않게되어, 웨이퍼의측면모서리가지지구조물과의접촉에의해서파손되지않을수 있다.

Abstract translation: 用于晶片载体的保持器包括主体和支撑结构。 主体可以布置在晶片载体的内表面上。 支撑结构垂直地形成在主体的内表面上以与存储在晶片载体中的每个多个晶片的侧表面接触。 支撑结构与晶片的侧表面的上边缘分离。 因此，支撑结构不与晶片的侧边缘接触，从而防止晶片的侧边缘与支撑结构接触而损坏。

公开(公告)号：KR1020150125815A

公开(公告)日：2015-11-10

申请号：KR1020140052581

申请日：2014-04-30

Applicant: 삼성전자주식회사

Inventor： 정현수 ,  이인영 ,  조태제

IPC: H01L23/28 ,  H01L23/48

CPC classification number: H01L25/50 ,  H01L21/3043 ,  H01L21/30604 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/76897 ,  H01L21/76898 ,  H01L23/00 ,  H01L23/29 ,  H01L23/293 ,  H01L23/31 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3178 ,  H01L23/498 ,  H01L23/49827 ,  H01L23/538 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5385 ,  H01L24/03 ,  H01L24/08 ,  H01L24/89 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/92125 ,  H01L2224/92152 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2225/06596 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1436 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2224/83

Abstract: 본발명의실시예에따른반도체패키지는기판상에적층된반도체칩, 상기반도체칩과상기기판사이를채우고, 상기반도체칩의측면을덮는언더필수지막, 및상기언더필수지막및 상기기판의측면을덮는몰딩막을포함한다.

Abstract translation: 根据本发明的实施例的半导体封装包括堆叠在基板上的半导体芯片，填充在半导体芯片和基板之间并覆盖半导体芯片的侧面的底部填充树脂层和成型层， 覆盖底部填充树脂层和基板的侧面。 本发明提高了半导体封装的可靠性。

公开(公告)号：KR1020150084570A

公开(公告)日：2015-07-22

申请号：KR1020140004705

申请日：2014-01-14

Applicant: 삼성전자주식회사

Inventor： 최윤석 ,  조차제 ,  권혁만 ,  조태제

IPC: H01L23/12

CPC classification number: H01L23/481 ,  H01L23/3128 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/73 ,  H01L24/92 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/071 ,  H01L25/074 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05553 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/06134 ,  H01L2224/06136 ,  H01L2224/06181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06562 ,  H01L2924/13091 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/00

Abstract: 적층되는상부의반도체칩의특성에따라서하부의반도체칩을설계하는데에발생할수 있는제약을최소화할수 있는적층반도체패키지를제공한다. 본발명에따른적층반도체패키지는복수의관통전극이배치되는관통전극영역을가지는하부칩 및하부칩 상에적층되며복수의관통전극과각각대응되는복수의패드가배치되는패드영역을가지는적어도하나의상부칩을포함하며, 패드영역은상부칩의활성면을양분하는중심축을따라서배치되며, 상부칩의패드영역이배치되는중심축은하부칩의활성면의장축방향의중심축으로부터이동된위치에있다.

Abstract translation: 提供了一种堆叠半导体封装，其可以根据堆叠的上半导体芯片的特性最小化在设计下半导体芯片时产生的限制。 根据本发明的堆叠半导体封装包括：具有布置穿透电极的穿透电极区域的下部芯片; 以及至少一个上芯片，其堆叠在下芯片上并且具有焊盘区域，其中布置与穿透电极对应的焊盘。 焊盘区域沿着分开上芯片的有源表面的中心轴布置。 布置在上芯片的焊盘区域中的中心轴被放置在从下芯片的有源表面的长轴方向的中心轴线偏移的位置。