公开(公告)号：KR20210024362A

公开(公告)日：2021-03-05

申请号：KR1020190103344A

申请日：2019-08-22

Applicant: 삼성전자주식회사

Inventor： 김선철 ,  오경석 ,  김태훈 ,  김평완 ,  이수환

IPC: H01L23/367 ,  H01L23/31 ,  H01L23/485 ,  H01L25/065

CPC classification number: H01L25/0652 ,  H01L23/4334 ,  H01L23/31 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3171 ,  H01L23/3185 ,  H01L23/367 ,  H01L23/485 ,  H01L25/0657 ,  H01L25/50 ,  H01L21/563 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06589 ,  H01L23/49816 ,  H01L23/5386

Abstract: 본 발명의 일 실시예는, 패키지 기판, 상기 패키지 기판 상에 배치되는 제1 반도체 칩, 상기 제1 반도체 칩의 상면의 일부 영역 상에 배치되는 적어도 하나의 제2 반도체 칩, 상기 제1 반도체 칩의 상면의 일부 영역 및 상기 제2 반도체 칩의 상면의 적어도 일부 영역 상에 위치하며, 상면에 적어도 하나의 트렌치(Trench)를 갖는 방열 부재 및 상기 제1 반도체 칩, 상기 제2 반도체 칩, 상기 패키지 기판의 상면 및 상기 방열 부재의 측면들을 덮고, 상기 방열 부재의 상면을 노출시키며 상기 적어도 하나의 트렌치를 채우는 몰딩 부재를 포함하는 반도체 패키지를 제공한다.

公开(公告)号：KR20210033261A

公开(公告)日：2021-03-26

申请号：KR1020190114770A

申请日：2019-09-18

Applicant: 삼성전자주식회사

Inventor： 설진경 ,  김선철 ,  김평완

IPC: H01L23/367 ,  H01L23/00 ,  H01L23/31 ,  H01L23/373 ,  H01L23/485 ,  H01L23/498 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L23/367 ,  H01L23/16 ,  H01L23/31 ,  H01L23/3736 ,  H01L23/3738 ,  H01L23/485 ,  H01L23/49816 ,  H01L23/53242 ,  H01L24/14 ,  H01L24/17 ,  H01L24/46

Abstract: 이종소재 침니를 포함하는 반도체 패키지가 설명된다. 상기 반도체 패키지는 기판, 상기 기판 상에 실장된 반도체 스택, 상기 기판 및 상기 반도체 스택 사이의 언더필, 상기 반도체 스택 및 상기 언더필의 표면을 컨포멀하게 덮는 절연층, 상기 반도체 스택의 상부에 배치되는 침니, 및 상기 침니의 측면들을 둘러싸는 몰딩재를 포함할 수 있다. 상기 반도체 스택은 상대적으로 높은 레벨의 제1 상면 및 상대적으로 낮은 레벨의 제2 상면을 가질 수 있다. 상기 침니는, 상기 반도체 스택의 상기 제1 상면 및 제2 상면 상에 제공되고 평탄한 상면을 갖는 열 전도성 충진재, 상기 열 전도성 충진재 상의 열 전도성 스페이서, 및 상기 열 전도성 스페이서 상의 보호층을 포함할 수 있다. 상기 보호층은 상부가 노출될 수 있다. 상기 침니는, 상기 열 전도성 충진재 및 열 전도성 스페이서 사이에 배치되는 접착층을 더 포함할 수 있다.

公开(公告)号：KR20210027567A

公开(公告)日：2021-03-11

申请号：KR1020190105755A

申请日：2019-08-28

Applicant: 삼성전자주식회사

Inventor： 김선철 ,  오경석 ,  김태훈 ,  김평완

IPC: H01L23/367 ,  H01L23/00 ,  H01L23/16 ,  H01L23/29 ,  H01L23/31 ,  H01L23/485

CPC classification number: H01L23/367 ,  H01L25/0652 ,  H01L23/4334 ,  H01L23/16 ,  H01L23/293 ,  H01L23/31 ,  H01L23/485 ,  H01L23/562 ,  H01L24/46 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L23/3128 ,  H01L23/49816

Abstract: 본 발명의 일 실시예는, 패키지 기판, 상기 패키지 기판 상에 배치되는 제1 반도체 칩, 상기 제1 반도체 칩의 상면의 일부 영역 상에 배치되는 적어도 하나의 제2 반도체 칩, 상기 제1 반도체 칩 및 제2 반도체 칩의 표면들에 배치되는 절연막, 상기 절연막 상에 배치되며, 적어도 상기 제2 반도체 칩이 배치되지 않는 상기 제1 반도체 칩의 상면의 다른 일부 영역 및 상기 제2 반도체 칩의 상면의 일부 영역 상에 위치하는 방열 부재, 상기 패키지 기판 상에 배치되며, 상기 방열 부재의 상면의 적어도 일부가 노출되도록 상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 방열 부재를 봉합하는 몰딩 부재 및 상기 방열 부재 및 상기 몰딩 부재 상에 배치되는 보강 부재를 포함하는 반도체 패키지를 제공한다.

公开(公告)号：KR1020160040363A

公开(公告)日：2016-04-14

申请号：KR1020140133266

申请日：2014-10-02

Applicant: 삼성전자주식회사

Inventor： 태유정 ,  김평완

IPC: H01L23/053 ,  H01L23/12

CPC classification number: H01L23/5389 ,  H01L21/568 ,  H01L23/49827 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/19 ,  H01L2224/24227 ,  H01L2224/32145 ,  H01L2224/73267 ,  H01L2224/8203 ,  H01L2224/92244 ,  H01L2224/83005

Abstract: 본발명은반도체패키지를제공한다. 반도체패키지는캐비티가형성된패키지기판, 상기캐비티내부에위치하고수직적으로적층되는복수개의반도체칩들, 상기패키지기판의제 1 면상에위치하고제 1 배선층을포함하는제 1 절연층및 상기제 1 면에대항하는제 2 면상에위치하고제 2 배선층을포함하는제 2 절연층을포함한다.

Abstract translation: 本发明提供半导体封装。 半导体封装包括：其中形成有腔的封装衬底; 多个半导体芯片，其位于并竖直地堆叠在所述空腔中; 第一绝缘层，其位于所述封装基板的第一表面上，并且包括第一布线层; 以及第二绝缘层，其位于面向所述第一表面的第二表面上，并且包括第二布线层。 因此，半导体封装将垂直堆叠的半导体芯片嵌入封装衬底中。

公开(公告)号：KR101358751B1

公开(公告)日：2014-02-07

申请号：KR1020070104035

申请日：2007-10-16

Applicant: 삼성전자주식회사

Inventor： 김평완 ,  안은철 ,  이택훈 ,  장철용

IPC: H01L23/48

CPC classification number: H01L23/49541 ,  H01L23/3114 ,  H01L2224/04105 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명은 반도체 패키지 및 이를 구비한 전자 장치에 관한 것으로, 반도체 칩과, 상기 반도체 칩을 몰딩하는 몰딩막과, 그리고 상기 반도체 칩과 상기 몰딩막과의 계면을 가로질러 연장되어 상기 반도체 칩을 외부로 전기적으로 연결시키며 연장된 길이를 따라 형상이 달라지는 배선을 포함하는 것을 특징으로 한다. 본 발명에 의하면, 배선에 기계적 내지 열적 스트레스가 가해지더라도 크랙이 발생하거나 단선 현상이 없애지거나 최소화될 수 있어 반도체 패키지의 신뢰성이 향상되는 효과가 있다.
반도체 칩, 계면, 에폭시 몰딩 컴파운드, 반도체 패키지

公开(公告)号：KR1020130087249A

公开(公告)日：2013-08-06

申请号：KR1020120008420

申请日：2012-01-27

Applicant: 삼성전자주식회사

Inventor： 정영규 ,  권영신 ,  김평완 ,  목승곤 ,  전현수

IPC: H01L27/146

CPC classification number: H01L31/0236 ,  H01L27/14618 ,  H01L27/14683 ,  H01L29/30 ,  H01L2224/48091 ,  H01L2924/00014

Abstract: PURPOSE: A semiconductor device and an image sensor package are provided to improve adhesion by forming an uneven part on an adhesion part of the semiconductor device which adheres to a mounting substrate and a transparent member. CONSTITUTION: A body part (100) includes a first surface (102) and a second surface (104). The first surface faces the second surface. A first trench (110) is formed on the first surface of the body part. A second trench (120) is formed on the second surface of the body part. An opening part (130) connects the first trench to the second trench. A first uneven part is formed on the bottom (110b) of the first trench. A second uneven part is formed on the second surface of the body part.

Abstract translation: 目的：提供半导体器件和图像传感器封装，以通过在粘附到安装基板和透明构件的半导体器件的粘附部分上形成不均匀部分来改善粘合性。 构成：身体部分（100）包括第一表面（102）和第二表面（104）。 第一表面面向第二表面。 第一沟槽（110）形成在主体部分的第一表面上。 第二沟槽（120）形成在主体部分的第二表面上。 开口部分（130）将第一沟槽连接到第二沟槽。 第一凹凸部分形成在第一沟槽的底部（110b）上。 第二不平坦部分形成在主体部分的第二表面上。

公开(公告)号：KR1020090122771A

公开(公告)日：2009-12-01

申请号：KR1020080048732

申请日：2008-05-26

Applicant: 삼성전자주식회사

Inventor： 장철용 ,  김평완 ,  이택훈

IPC: H01L23/28 ,  H01L23/02

CPC classification number: H01L23/49816 ,  H01L21/4846 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3114 ,  H01L2221/68345 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00014 ,  H05K3/3436 ,  H05K2201/10977 ,  H05K2203/0465 ,  Y02P70/613 ,  H01L2924/00 ,  H01L2224/05599

Abstract: PURPOSE: A semiconductor package and a manufacturing method thereof are provided to improve solder bonding reliability of a connecting terminal by increasing a bonding dimension of the connecting terminal bonded in a substrate. CONSTITUTION: A first package substrate(110a) includes a base substrate(111) having one surface in which a connecting terminal is formed and a molding film(140) which covers the base substrate. The molding film includes a side surface(116) faced to a circumference of the connecting terminal. The side surface includes a first surface(112) and a second surface having a circumference of a different size. A second package substrate(130) is bonded in the first package substrate. The connecting terminal comprises a first solder part bonded in the first package substrate and a second solder part bonded in the second package substrate. The first surface surrounds a circumference of the first solder part.

Abstract translation: 目的：提供半导体封装及其制造方法，通过增加接合在基板中的连接端子的接合尺寸来提高连接端子的焊接可靠性。 构成：第一封装基板（110a）包括：基板（111），其具有形成有连接端子的一个表面和覆盖基板的成型膜（140）。 成型膜包括面对连接端子的圆周的侧面（116）。 侧表面包括第一表面（112）和具有不同尺寸圆周的第二表面。 第二封装衬底（130）接合在第一封装衬底中。 连接端子包括接合在第一封装衬底中的第一焊料部分和接合在第二封装衬底中的第二焊料部分。 第一表面围绕第一焊料部分的圆周。

公开(公告)号：KR1020090025982A

公开(公告)日：2009-03-11

申请号：KR1020070091225

申请日：2007-09-07

Applicant: 삼성전자주식회사

Inventor： 장철용 ,  안은철 ,  김평완 ,  이택훈

IPC: H01L23/04

CPC classification number: H01L23/13 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/1058 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/351 ,  H01L2924/00

Abstract: A semiconductor package including the resin substrate having recess portion and a method of manufacture thereof are provided to reduce the thermal stress of semiconductor package by forming the wiring on the resin substrate which easily controls the coefficient of thermal expansion. A semiconductor package including the resin substrate having recess portion comprises the first recess part(10b1); a resin substrate(10) including a peripheral unit(10e) located in the neighboring of the first recess part; the first interconnection part arranged on the floor side of the first recess part; an upper semiconductor chip electrically connected to the first interconnection part through the first inside conductivity projection; an under fill resin layer covering the side of the upper semiconductor chip and filling up the first recess part.

Abstract translation: 提供一种包括具有凹部的树脂基板的半导体封装及其制造方法，其通过在树脂基板上形成布线来降低半导体封装的热应力，容易控制热膨胀系数。 包括具有凹部的树脂基板的半导体封装包括第一凹部（10b1）; 树脂基板（10），其包括位于所述第一凹部相邻的周边单元（10e） 所述第一互连部件布置在所述第一凹部的所述地板侧上; 通过所述第一内部导电性突起与所述第一互连部电连接的上半导体芯片; 覆盖上半导体芯片的一侧并填充第一凹部的填充不足的树脂层。

公开(公告)号：KR1020070019798A

公开(公告)日：2007-02-15

申请号：KR1020050073720

申请日：2005-08-11

Applicant: 삼성전자주식회사

Inventor： 강인구 ,  김평완

IPC: H01L23/48 ,  H01L23/12

CPC classification number: H01L25/0657 ,  H01L24/11 ,  H01L24/12 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/78 ,  H01L24/83 ,  H01L24/85 ,  H01L24/91 ,  H01L2224/0401 ,  H01L2224/05599 ,  H01L2224/1134 ,  H01L2224/1308 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/48471 ,  H01L2224/48479 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/83101 ,  H01L2224/83139 ,  H01L2224/83855 ,  H01L2224/8388 ,  H01L2224/85051 ,  H01L2224/85201 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/85399 ,  H01L2224/85986 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/15787 ,  H01L2924/20105 ,  H01L2924/351 ,  H01L2224/85186 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: A chip stack package may include a package substrate, a plurality of semiconductor chips mounted on the package substrate, bonding wires electrically connecting the semiconductor chips to the package substrate, and spacers interposed between the adjacent semiconductor chips. Each of the spacers may include a plurality of metal bumps. The spacers may be higher than the highest point of the bonding wire from the active surface of the semiconductor chip.

Abstract translation: 芯片堆叠封装可以包括封装衬底，安装在封装衬底上的多个半导体芯片，将半导体芯片电连接到封装衬底的键合引线以及介于相邻半导体芯片之间的间隔物。 每个间隔物可以包括多个金属凸起。 间隔物可以高于来自半导体芯片的有源表面的键合线的最高点。

公开(公告)号：KR1020050058723A

公开(公告)日：2005-06-17

申请号：KR1020030090683

申请日：2003-12-12

Applicant: 삼성전자주식회사

Inventor： 윤태성 ,  김상영 ,  김평완

IPC: H01L21/304

Abstract: 본 발명은 박형 반도체 웨이퍼 및 그 제조방법에 관한 것으로서, 웨이퍼 워패지(wafer warpage) 없이 박형화가 가능하도록 개선된 박형 반도체 웨이퍼의 제조방법에 관한 것이다.
본 발명에 따른 박형 반도체 웨이퍼는, 집적회로를 포함하는 웨이퍼 기판과, 그 집적회로를 보호하기 위하여 그 웨이퍼 기판의 활성면상에 형성된 보호층과, 그 활성면의 반대면에 형성된 경화수축(硬化收縮) 특성을 가지는 코팅층을 포함하는 구성을 특징으로 한다. 또한, 본 발명에 따른 박형 반도체 웨이퍼의 제조방법은, 이러한 코팅층을 형성하는 단계가 마련되는 것을 특징으로 한다.
이에 따라, 웨이퍼 워패지(wafer warpage) 현상이 억제되어 평탄면이 유지되는 박형의 반도체 웨이퍼의 생산이 가능하게 되고, 이러한 코팅층에 의해 반도체 웨이퍼의 후면(back side)이 외부 충격으로부터 보호되기 때문에 제품의 신뢰성이 향상된다.