中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

40 records (took 0.038 seconds)

    전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템
    31.
    发明公开
    전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템 审中-实审
    能够反馈电压信息和温度信息的图像传感器芯片以及包括其的图像处理系统

    公开(公告)号：KR1020170132029A

    公开(公告)日：2017-12-01

    申请号：KR1020160062995

    申请日：2016-05-23

    Applicant: 삼성전자주식회사

    Inventor： 조상현 ,  박지용 ,  백대화 ,  고경민 ,  권민호 ,  임승현

    IPC: H04N5/3745 ,  H04N5/376 ,  H04N5/378

    CPC classification number: H04N5/378 ,  H03M1/0845 ,  H03M1/12 ,  H03M1/181 ,  H03M1/56 ,  H03M5/02 ,  H03M7/30 ,  H04N5/3698 ,  H04N5/374

    Abstract: 이미지센서칩이게시된다. 상기이미지센서칩은상기이미지센서칩의외부로부터공급되는외부전압을이용하여내부전압들을생성하는내부전압생성기와, 온도정보를갖는온도전압을생성하는온도센서와, 상기외부전압, 상기내부전압들, 및상기온도전압중에서어느하나를출력하는선택회로와, 상기선택회로의출력전압을이용하여디지털코드를생성하는디지털코드생성회로와, 상기디지털코드를상기이미지센서칩의외부로전송하는출력핀을포함한다.

    Abstract translation: 图像传感器芯片已经发布。 图像传感器芯片包括：内部电压发生器，用于使用从图像传感器芯片的外部提供的外部电压来产生内部电压;温度传感器，用于产生具有温度信息的温度电压; 数字代码生成电路，用于通过使用选择电路的输出电压来生成数字代码;以及输出引脚，用于将数字代码传输到图像传感器芯片的外部。 它包括。

    이미지 센서 및 이를 포함하는 이미지 처리 시스템
    36.
    发明公开
    이미지 센서 및 이를 포함하는 이미지 처리 시스템 审中-实审
    图像传感器和图像处理系统，包括它们

    公开(公告)号：KR1020130074286A

    公开(公告)日：2013-07-04

    申请号：KR1020110142279

    申请日：2011-12-26

    Applicant: 삼성전자주식회사 ,  연세대학교 산학협력단

    Inventor： 권민호 ,  함석현 ,  노정진 ,  여재진 ,  최용석 ,  한건희

    IPC: H04N5/369 ,  H03M3/00 ,  H03M1/12 ,  H01L27/146

    CPC classification number: H04N5/3698 ,  H03M3/324 ,  H03M3/368 ,  H03M3/43 ,  H03M3/452 ,  H04N5/374 ,  H04N5/378

    Abstract: PURPOSE: An image sensor and an image processing system having the same are provided to regulate a supplied power and an input voltage with a voltage regulating circuit having a replica inverter of which the structure is identical to the structures of inverters in the delta-sigma modulator of a delta-sigma analog-digital converter. CONSTITUTION: An image sensor includes delta-sigma analog-digital converters (510-5n0) and a voltage regulating circuit (100). The delta-sigma analog-digital converter has a delta-sigma modulator implementing a delta-sigma modulation on an analog signal from a unit pixel, and converts the analog signal into a digital signal. The voltage regulating circuit has a replica inverter of which the structure is identical to the structure of at least one inverter in the delta-sigma modulator, and regulates a power and an input voltage supplied to the at least one inverter based on an electric current flowing in the replica inverter.

    Abstract translation: 目的：提供一种具有该图像传感器和图像处理系统的图像处理系统，用于通过具有复制反相器的电压调节电路来调节所提供的功率和输入电压，该复制反相器的结构与Δ-Σ调制器中的反相器的结构相同 的Δ-Σ模拟数字转换器。 构成：图像传感器包括Δ-Σ模拟数字转换器（510-5n0）和电压调节电路（100）。 Δ-Σ模拟数字转换器具有Δ-Σ调制器，对来自单位像素的模拟信号实现Δ-Σ调制，并将模拟信号转换为数字信号。 电压调节电路具有复制反相器，其结构与Δ-Σ调制器中的至少一个反相器的结构相同，并且基于电流流动来调节提供给至少一个逆变器的功率和输入电压 在复制逆变器中。

    아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
    37.
    发明公开
    아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서 有权
    模拟到数字转换器和包括它的图像传感器

    公开(公告)号：KR1020120061094A

    公开(公告)日：2012-06-13

    申请号：KR1020100103212

    申请日：2010-10-22

    Applicant: 삼성전자주식회사

    Inventor： 정운기 ,  서진호 ,  유귀성 ,  권민호 ,  김재홍

    IPC: H03M1/12 ,  H03M3/00 ,  H04N5/378

    CPC classification number: H03M3/418 ,  H03M3/43 ,  H03M3/474 ,  H04N5/378 ,  H03M1/12

    Abstract: PURPOSE: An analog to digital converter and an image sensor including the same are provided to improve a working speed without the additional consumption of power or a circuit size by arranging a modulation unit including a plurality of modulators. CONSTITUTION: An analog to digital converter(1000) includes a modulation unit(1100) and a digital signal generation unit(1200). The modulation unit is arranged in one or more column lines from a plurality of column lines. The plurality of column lines respectively provides analog input signals. The modulation unit calculates the analog input signal provided from corresponding column lines. The modulation unit generates a digital bit stream signal corresponding to a part of digital signal bits in each stage. The digital signal generation unit generates a digital signal corresponding to the analog input signal by counting digital bit stream signals.

    Abstract translation: 目的：提供模数转换器和包括该模数转换器的图像传感器，以通过布置包括多个调制器的调制单元来提高工作速度，而不需要额外的功率消耗或电路尺寸。 构成：模数转换器（1000）包括调制单元（1100）和数字信号生成单元（1200）。 调制单元从多条列线排列成一列或多列。 多个列线分别提供模拟输入信号。 调制单元计算从相应列线提供的模拟输入信号。 调制单元在每一级产生对应于一部分数字信号位的数字比特流信号。 数字信号生成单元通过对数字比特流信号进行计数来生成与模拟输入信号对应的数字信号。

    상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
    38.
    发明公开
    상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서 有权
    相关的双重采样电路和包括其的图像传感器

    公开(公告)号：KR1020120003313A

    公开(公告)日：2012-01-10

    申请号：KR1020100064090

    申请日：2010-07-02

    Applicant: 삼성전자주식회사

    Inventor： 정운기 ,  함석헌 ,  이동훈 ,  유귀성 ,  권민호

    IPC: H04N5/335

    CPC classification number: H03M3/342 ,  H04N5/378 ,  H04N5/335

    Abstract: PURPOSE: A correlated double sampling circuit and an image sensor including the same are provided to eliminate a need of a separate circuit for subtraction operation necessary for correlated double sampling. CONSTITUTION: A delta-sigma modulator(110) performs delta-sigma modulation in an input signal. A selection circuit(120) outputs a modulation signal or outputs the inverted signal of the modulation signal. A cumulative circuit(130) performs a cumulative operation in either one of the modulation signal and the inverted signal during a first operation phase. The cumulative circuit performs a cumulative operation in the other one of the modulation signal and the inverted signal during a second operation phase.

    Abstract translation: 目的：提供相关双采样电路和包括其的图像传感器，以消除对相关双采样所需的减法运算的单独电路的需要。 构成：Δ-Σ调制器（110）在输入信号中执行Δ-Σ调制。 选择电路（120）输出调制信号或输出调制信号的反相信号。 累积电路（130）在第一操作阶段期间在调制信号和反相信号中的任一个中执行累加操作。 在第二操作阶段，累积电路在另一个调制信号和反相信号中执行累积操作。

    증분 델타-시그마 아날로그-디지털 변환기와 이를 포함하는장치들
    39.
    发明公开
    증분 델타-시그마 아날로그-디지털 변환기와 이를 포함하는장치들 有权
    数字转换器和具有该数字转换器的器件的增量型三角形模拟

    公开(公告)号：KR1020100099790A

    公开(公告)日：2010-09-15

    申请号：KR1020090018299

    申请日：2009-03-04

    Applicant: 삼성전자주식회사

    Inventor： 유귀성 ,  함석헌 ,  이동훈 ,  권민호 ,  정운기

    IPC: H03M1/12 ,  H03M3/02

    CPC classification number: H04N5/378 ,  H03M3/43 ,  H03M3/462

    Abstract: PURPOSE: An incremental delta-sigma analog to digital converter and devices having the same are provided to generate an operand by using a down counter implementing the down count operation in response to the clock signal. CONSTITUTION: A delta-sigma analog to digital converter comprises a delta-sigma modulator(12), an operand generator(18-1), and a selecting circuit(14-1). The operand generator generates the operand in response to the clock signal. A selection circuit selectively transmits the operand to an adder(16) according to the output value outputted from the delta-signal modulator in response to the clock signal.

    Abstract translation: 目的：提供增量式Δ-Σ模数转换器和具有该增量式Δ-Σ转换器的器件以通过使用响应于时钟信号实现递减计数操作的递减计数器来产生操作数。 构成：Δ-Σ模数转换器包括Δ-Σ调制器（12），操作数发生器（18-1）和选择电路（14-1）。 操作数发生器响应于时钟信号产生操作数。 响应于时钟信号，选择电路根据从delta信号调制器输出的输出值选择性地将操作数发送到加法器（16）。

    리셋 시 플로팅 노드를 제거할 수 있는 스위치드-커패시터 적분기, 상기 스위치드-커패시터 적분기를 포함하는 장치들
    40.
    发明公开
    리셋 시 플로팅 노드를 제거할 수 있는 스위치드-커패시터 적분기, 상기 스위치드-커패시터 적분기를 포함하는 장치들 有权
    用于消除浮动节点复位操作的开关电容器积分器和具有该功能的器件

    公开(公告)号：KR1020100083220A

    公开(公告)日：2010-07-22

    申请号：KR1020090002496

    申请日：2009-01-13

    Applicant: 삼성전자주식회사

    Inventor： 유귀성 ,  함석헌 ,  이동훈 ,  권민호 ,  정운기

    IPC: G06G7/18 ,  H03H19/00 ,  H03F3/70

    CPC classification number: H03M3/364 ,  G11C27/026 ,  H03M3/43 ,  H03M3/452 ,  H03M3/466 ,  H04N5/374 ,  H04N5/378

    Abstract: 스위치드-커패시터적분기가개시된다. 상기스위치드-커패시터적분기는제1클락페이즈에서입력신호를샘플링하고제2클락페이즈에서샘플된입력신호를자신의증폭기를이용하여적분하고리셋동작시마다상기증폭기의입력단의전압을일정한리셋전압으로리셋시킨다. 상기리셋전압은상기증폭기의오프셋전압또는외부로부터공급된정전압일수 있다.

    Abstract translation: 目的：提供一种能够消除复位中的浮动节点并包括其的器件的开关电容积分器，以消除为每个复位操作产生的浮动节点，从而总是具有相同的初始条件。 构成：放大器（9）包括第一输入端和第二输入端。 第一电容器（C1）在第一时钟相位中对输入信号进行采样。 第二电容器（C2）连接在第一输入端子和第一电容器之间。 第三电容器（C3）连接在放大器的输出端和第一和第二电容器的公共接触点之间，以便将采样输入信号集成在第二时钟相位中。 第一复位电路（7）将每个复位操作的第一输入端的电压复位为恒定复位电压。

Patent Agency Ranking