公开(公告)号：KR101323863B1

公开(公告)日：2013-10-31

申请号：KR1020110112897

申请日：2011-11-01

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  방호일

IPC: H04N19/43

CPC classification number: G06T9/00 ,  H04N19/105 ,  H04N19/119 ,  H04N19/154 ,  H04N19/176 ,  H04N19/436 ,  H04N19/56

Abstract: 움직임 추정 방법 및 움직임 추정 장치가 개시된다. 상기 움직임 추정 장치는 제 1 시작위치 정보 및 마스크 방식을 이용한 탐색위치 정보들이 저장되는 제 1 레지스터, 제 2 시작위치 정보 및 상기 제 2 시작위치로부터의 거리정보들이 저장되는 제 2 레지스터, 명령어를 수신하고, 상기 수신된 명령어에 따라 상기 제 1 레지스터의 정보들 또는 상기 제 2 레지스터의 정보들을 참조하여 쉬프트 인에이블신호, 선택신호 및 PEG 인에이블신호를 생성하는 제어부, 상기 쉬프트 인에이블신호에 응답하여 기준프레임의 탐색영역 내의 기준데이터를 쉬프트하여 출력하거나 상기 수신된 기준데이터를 그대로 출력하는 쉬프트부, 상기 선택신호에 응답하여 상기 쉬프트부의 출력 데이터 중 일부를 선택하여 출력하거나 전부를 출력하는 선택부, 현재프레임의 현재데이터를 수신하고, 상기 PEG 인에이블신호에 응답하여 상기 현재데이터와 상기 선택부의 출력 데이터를 병렬적으로 연산하는 복수의 PEG(Process Element Group)들을 포함하는 PE(Process Element) 어레이 및 상기 복수의 연산 결과들을 서로 비교하여 각각의 위치에서의 최적 연산값과 움직임벡터를 출력하는 비교부를 포함할 수 있다.

公开(公告)号：KR1020120119719A

公开(公告)日：2012-10-31

申请号：KR1020110037862

申请日：2011-04-22

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김은지

IPC: H04L27/26

CPC classification number: H04L27/265

Abstract: PURPOSE: A FTT(Fast Fourier Transform) apparatus using a MRMDC(Mixed-Radix Multi-Path Delay Commutator) architecture for an OFDM(Orthogonal Frequency Division Multiplexing) system is provided to reduce the number of butterfly calculators by using a Radix-2 or Radix-4 algorithm. CONSTITUTION: A switch(111) divides a plurality of data rows inputted in a first stage into 4 different data paths and outputs the divided plurality of data rows. A Radix-2/4 butterfly unit(113) performs butterfly calculation according to Radix-2 algorithm or a Radix-4 algorithm based on 4 data rows. Multiplexers(115a,115b) select the Radix-2 algorithm or the Radix-4 algorithm. A commutator(116) divides 4 data rows outputted from the Radix-2/4 butterfly unit at a second stage into different 8 data paths for the butterfly operation and outputs the divided 4 data rows.

Abstract translation: 目的：提供一种使用用于OFDM（正交频分复用）系统的MRMDC（混合多路径延迟换向器）架构的FTT（快速傅立叶变换）装置，以通过使用基数-2或 基数4算法。 构成：开关（111）将在第一级输入的多个数据行分成4个不同的数据路径，并输出分割的多个数据行。 基数-2 / 4蝶形单元（113）根据基数2算法或基于4个数据行的基数-4算法进行蝴蝶计算。 多路复用器（115a，115b）选择基数2算法或基数-4算法。 换向器（116）将第二级的Radix-2/4蝶形单元输出的4条数据行分成用于蝶形运算的不同的8条数据路径，并输出划分的4条数据行。

公开(公告)号：KR101184571B1

公开(公告)日：2012-09-21

申请号：KR1020100085386

申请日：2010-09-01

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  신왕호

IPC: H04N19/523

Abstract: 본 발명에 따른 움직임 추정 방법은, 정화소 움직임 추정을 통하여 매크로 블록을 복수 개의 서브 블록들로 분할하는 단계; 및 상기 복수 개의 서브 블록에 대하여 부화소 보간을 수행하되, 상기 분할된 복수 개의 서브 블록을 하나의 매크로 블록으로 결합한 다음 부화소 보간을 수행하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 부화소 움직임 추정에서 성능의 열화를 방지하면서도 연산량을 감소시킬 수 있는 효과가 있다.

公开(公告)号：KR101096619B1

公开(公告)日：2011-12-21

申请号：KR1020090078783

申请日：2009-08-25

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김성대

IPC: H04N19/137 ,  H04N19/51

Abstract: 데이터 인코딩, 디코딩 방법 및 그 장치가 개시된다. 본 데이터 인코딩 방법은, 현재 블록과 예측 블록의 차에 해당하는 잔여 데이터를 생성하는 단계, 잔여 데이터를 변환 및 양자화하여 현재 블록에 대한 잔여 변환 계수를 생성하는 단계, 이전 블록 중 현재 블록에 대한 잔여 변환 계수와 가장 유사한 블록을 이용하여 서브 잔여 데이터를 예측하는 단계 및 서브 잔여 데이터를 엔트로피 부호화하는 단계를 포함한다. 그리하여 이미 생성된 잔여 데이터를 이용하여 추가적인 서브 잔여 데이터를 압축하기 때문에 부가적인 연산을 최소한도로 줄이면서 전송해야 할 데이터의 양을 줄여 압축 효율을 개선시킬 수 있다.
인코딩, 디코딩, 잔여 데이터

公开(公告)号：KR1020090093112A

公开(公告)日：2009-09-02

申请号：KR1020080018454

申请日：2008-02-28

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김성대

IPC: H04N19/573 ,  H04N19/43

CPC classification number: H04N19/573 ,  H04N19/105

Abstract: A multi-reference motion estimating/calculating method used for a high-performance multimedia codec using reference frame selection is provided to reduce the amount of calculation required when estimating the motion by varying the location of a point which is used for the reference frame selection based on the previously calculated motion vector. The reference frame selection operation for the number of N available reference frames is performed(S100). According to the optimal reference frame modes, reference frames are selected and the comparing operation is performed(S110). If the selected reference frames coincide with each other in all, a single reference motion estimation/calculation is performed with respect to each block size(S120). If the selected reference frames coincide with each other in only N-1 modes, the motion estimation/calculation is performed with respect to N-1 reference frames(S130).

Abstract translation: 提供了用于使用参考帧选择的高性能多媒体编解码器的多参​​考运动估计/计算方法，以通过改变用于参考帧选择的点的位置来估计运动估计所需的计算量 对先前计算的运动矢量。 执行N个可用参考帧的参考帧选择操作（S100）。 根据最佳参考帧模式，选择参考帧并执行比较操作（S110）。 如果所选择的参考帧完全一致，则针对每个块大小执行单个参考运动估计/计算（S120）。 如果选择的参考帧仅在N-1个模式中彼此一致，则对于N-1个参考帧执行运动估计/计算（S130）。

公开(公告)号：KR100907547B1

公开(公告)日：2009-07-14

申请号：KR1020070027845

申请日：2007-03-21

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  백재현

IPC: H03M13/00

Abstract: 본 발명은 디지털 통신 및 디지털 데이터 저장 시스템의 채널에서 발생하는 오류 검출과 정정을 위해 널리 사용되고 있는 리드 솔로몬(Reed-Solomon, 이하 RS라 함) 복호기의 핵심 연산부인 수정 유클리드 알고리즘의 연산회로 및 연산방법에 관한 것으로, 종래의 고속 수정 유클리드 알고리즘에 비해 하드웨어 구조가 단순하면서도 고속 동작이 가능하게 간략화되고 차수 연산이 필요 없는 새로운 수정 유클리드(S-DCME) 알고리즘 및 그 연산회로를 제공한다.
리드 솔로몬 복호기, 수정 유클리드 알고리즘

Abstract translation: 提供了用于处理里德 - 所罗门解码器中的S-DCME（简化度无计算修改的欧几里德）算法的方法和电路，以通过从算法处理器电路中移除多路复用器来简化电路结构来缩短最大传输延迟路径。 来自最上面的单元的输出被输入到最下面的单元，使得各个下面的单元被重复使用。 高速欧几里得算法处理电路的较低单元包括（2t-1）较高基本单元和（t + 1）较低基本单元。 欧几里德算法处理电路的失败单元包括3t基本单元。 当2输入多路复用器的选择信号为零时，上部单元输出先前单元的输出，并且当选择信号为1时输出初始值。 较低单元使用2输入多路复用器的选择信号作为寄存器的复位信号。

公开(公告)号：KR1020080091651A

公开(公告)日：2008-10-14

申请号：KR1020070034776

申请日：2007-04-09

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  현충진

IPC: H04N19/156 ,  H04N19/43 ,  H04N19/51

CPC classification number: H04N19/51 ,  H04N19/176 ,  H04N19/433

Abstract: A motion estimation method and circuit used for various multimedia CODECs are provided to perform motion estimation which requires a large quantity of computations to reduce the quantity of computations and power consumption used for the multimedia CODECs. A circuit for executing motion estimation includes 144 8-bit registers(110), a distributor(120), SAD(Sum of Absolute Difference) calculating units(130,140,150,160), a first switching block(170), buffers(180,190,200,210), a second switching block(220), and SAD comparators(230,240,250,260). The 8-bit registers store pixel data corresponding to four rows in 36 by 36 search regions. The distributor combines data values from a register which stores data of each row of the current block and data of the search regions. The SAD calculating units obtain a difference between pixel data of the current block and pixel data of the search regions. The first switching block sequentially stores SAD values output from the SAD calculating units. The buffers store SAD values received from the first switching block. The second switching block feeds back the SAD values to obtain SAD values of 4 by 4 blocks or sequentially outputs SAD values of finally accomplished 4 by 4 blocks. The SAD comparators sequentially compare the SAD values of the 4 by 4 blocks and output the position and SAD value of a block having the smallest SAD value.

Abstract translation: 提供了用于各种多媒体编解码器的运动估计方法和电路，以执行需要大量计算以减少用于多媒体编解码器的计算量和功耗的运动估计。 用于执行运动估计的电路包括144个8位寄存器（110），分配器（120），SAD（绝对差值和）计算单元（130,140,​​150,160），第一切换块（170），缓冲器（180,190,200,210），第二 开关块（220）和SAD比较器（230,240,250,260）。 8位寄存器存储36个36个搜索区域中与4行对应的像素数据。 分配器组合来自存储当前块的每一行的数据的寄存器和搜索区域的数据的数据值。 SAD计算单元获得当前块的像素数据和搜索区域的像素数据之间的差异。 第一切换块顺序地存储从SAD计算单元输出的SAD值。 缓冲器存储从第一切换块接收的SAD值。 第二切换块反馈SAD值以获得4×4块的SAD值，或顺序地输出最终完成的4×4块的SAD值。 SAD比较器顺序地比较4×4块的SAD值，并输出具有最小SAD值的块的位置和SAD值。

公开(公告)号：KR1020080086120A

公开(公告)日：2008-09-25

申请号：KR1020070027845

申请日：2007-03-21

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  백재현

IPC: H03M13/00

CPC classification number: H03M13/1535 ,  H03M13/6502

Abstract: A method and a circuit for processing an S-DCME(Simplified-Degree Computationless Modified Euclid's) algorithm in a reed-solomon decoder are provided to shorten a maximum transfer delay path by simplifying the circuit structure by removing a multiplexer from the algorithm processor circuit. An output from an uppermost cell is inputted to a lowermost cell, such that respective lower cells are repeatedly used. Lower cells of a high speed euclidean algorithm processing circuit include (2t-1) upper basic cells and (t+1) lower basic cells. The loser cells of the euclidean algorithm processing circuit include 3t basic cells. An upper cell outputs an output of a previous cell, when a select signal of a 2-input multiplexer is zero, and outputs an initial value, when the select signal is one. Lower cells use the select signal of the 2-input multiplexer as reset signals for registers.

Abstract translation: 提供了一种用于处理簧片独奏解码器中的S-DCME（简化度无计算修正欧几里德）算法的方法和电路，以通过从算法处理器电路去除多路复用器来简化电路结构来缩短最大传输延迟路径。 来自最上面的单元的输出被输入到最下面的单元，使得反复使用相应的下单元。 高速欧几里德算法处理电路的下位单元包括（2t-1）上基本单元和（t + 1）较低的基本单元。 欧几里德算法处理电路的输人单元包括3t基本单元。 当2输入多路复用器的选择信号为零时，上级单元输出前一单元的输出，并且当选择信号为1时输出初始值。 下电池使用2输入多路复用器的选择信号作为寄存器的复位信号。

公开(公告)号：KR1020070015790A

公开(公告)日：2007-02-06

申请号：KR1020050070371

申请日：2005-08-01

Applicant: (주)펄서스 테크놀러지 ,  아주대학교산학협력단

Inventor： 선우명훈 ,  오종훈 ,  문종하

IPC: H04N19/42 ,  G10L19/008 ,  H03M7/30

CPC classification number: H03M7/40 ,  G10L19/16

Abstract: 본 발명은 다채널 고음질 오디오 시스템에서 오디오 압축 알고리즘으로 사용되는 MPEG-2 AAC(Advanced Audio Coding) 또는 MPEG-4 AAC 알고리즘을 프로그래머블 프로세서에서 구현시 비선형 역양자화의 정확성과 효율성을 높이기 위한 연산 방법 및 허프만 연산 회로에 관한 것이다. 이에 따르면, 종래의 디지털 신호 처리 프로세서의 연산기 구조를 재사용하고 허프만 복호기 및 비트 처리 구조 등을 추가하여 성능을 향상시킬 수 있으므로 프로그래머블 프로세서의 설계 및 변경이 용이하다.
역양자화, 허프만 디코딩, AAC 오디오 디코딩

公开(公告)号：KR100492091B1

公开(公告)日：2005-06-01

申请号：KR1020020078393

申请日：2002-12-10

Applicant: 삼성전자주식회사 ,  아주대학교산학협력단

Inventor： 선우명훈 ,  조성문 ,  강진용

IPC: G06F17/14

CPC classification number: G06F17/142

Abstract: 본 발명은 주문형 반도체 기반의 시스템과 프로그래머블 프로세서의 장점을 수용하여 고속 통신 알고리즘의 실시간 처리가 가능하고 시스템의 설계 유연성을 확보하여 다양한 표준에 사용할 수 있는 프로세서에 관한 것으로, 특히 고속 데이터 전송을 위한 DMT (Discrete MultiTone), OFDM (Orthogonal Frequency Division Multiplexing) 모뎀의 핵심 기능부에 해당하는 고속 푸리에 변환을 연산하기 위한 프로그래머블 프로세서에서의 연산 회로 및 그 연산 방법을 제공한다.