-
公开(公告)号：KR200370865Y1
公开(公告)日：2004-12-18
申请号：KR2020040027639
申请日：2004-09-24
Applicant: 전자부품연구원
CPC classification number: C12Q1/6825 , B82Y5/00 , B82Y15/00
Abstract: 본 고안은 박막의 두께와 선택 에칭 기술을 이용하여 형성된 나노 패턴을 이용하여 소자가 전사되도록 하는 나노 바이오 측정 시스템에 관한 것이다.
본 고안의 정밀 나노 몰드를 이용한 나노 바이오 측정 시스템은 정밀 나노 몰드를 이용한 나노 바이오 측정 시스템에 있어서, 기판; 상기 기판상에 두 개 이상의 교대하는 이종 재질로 구성된 박막층 및 상기 박막층의 일단면에 일부 박막층이 돌출되어 형성된 패턴으로 이루어짐에 기술적 특징이 있다.
따라서, 본 고안의 정밀 나노 몰드를 이용한 나노 바이오 측정 시스템은 박막의 두께와 선택 에칭 기술을 이용하여 정밀한 나노 패턴을 형성하여 바이오 물질을 원하는 폭과 간격을 가진 상태에서 소자에 전사할 수 있는 효과가 있다.-
公开(公告)号：KR101303592B1
公开(公告)日：2013-09-11
申请号：KR1020110143874
申请日：2011-12-27
Applicant: 전자부품연구원
Inventor： 최홍구
IPC: H01L29/778 , H01L21/335
Abstract: 본 발명은 오믹 접합 특성의 향상을 통해 온저항 특성 및 누설 전류 특성을 동시에 만족시킬 수 있는 오믹 접합 특성이 향상된 질화물계 반도체 소자 및 그의 제조 방법에 관한 것으로서, 기판 상부에 질화물계 에피층을 형성하고, 상기 에피층의 상부에 n 타입 도펀트를 포함하는 n 타입 질화물층을 형성하고, 상기 n 타입 질화물층의 상부 일정 간격을 두고 소스 전극 및 드레인 전극을 형성하고, 상기 에피층 상부의 n 타입 질화물층을 선택적으로 제거한 후, 열처리를 통해 상기 소스 전극 및 드레인 전극에 오믹 접합을 형성함으로써, 오믹 접합의 접촉저항을 개선할 수 있으며, 비교적 저온의 열처리 공정을 통해 오믹접합을 형성할 수 있다.
-
公开(公告)号：KR101291148B1
公开(公告)日：2013-07-31
申请号：KR1020110143875
申请日：2011-12-27
Applicant: 전자부품연구원
Inventor： 최홍구
IPC: H01L29/772
Abstract: 본 발명은 오믹 특성 및 누설 전류 특성을 동시에 만족시킬 수 있는 N-극성의 질화물계 반도체 소자 및 그의 제조 방법에 관한 것으로서, 기판 상부에 N-극성의 질화물계 에피층을 형성하고, 상기 질화물계 에피층의 상부에 식각 제어층을 형성하고, 상기 식각 제어층의 상부에 n 타입 도펀트를 포함하는 n 타입 질화물층을 형성한 후, 기 설정된 오믹 영역에 대하여, 상기 식각 제어층 및 상기 n 타입 질화물층을 제거하여, 상기 식각 제어층 및 n타입 질화물층이 제거된 영역에 소스 전극 및 드레인 전극을 형성하고, 상기 소스 전극 및 드레인 전극 하부 이외의 n 타입 질화물층을 제거한 후, 열처리를 통해 상기 소스 전극 및 드레인 전극에 오믹 접합을 형성하고, 상기 식각 제어층의 상부에 게이트 전극을 형성한다.
-
公开(公告)号：KR101219441B1
公开(公告)日：2013-01-11
申请号：KR1020100135767
申请日：2010-12-27
Applicant: 전자부품연구원
IPC: H01L29/737 , H01L29/778
Abstract: 본 발명은 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자 및 그의 제조 방법에 관한 것으로, 게이트 컨택홀 형상의 변형을 통하여 게이트 전극의 끝단에서의 전계 집중을 억제하여 항복 전압을 개선하면서 전체 게이트 저항을 감소시키기 위한 것이다. 본 발명에 따르면, 베이스 기판 위에 질화물계 에피층이 형성된다. 질화물계 에피층 위에 일정 간격을 두고 소스 전극 및 드레인 전극이 형성된다. 베이스 기판의 위를 덮도록 보호층이 형성되며, 보호층은 소스 전극 및 드레인 전극 사이의 에피층 부분이 노출되며 입구는 넓고 바닥면은 좁은 경사 구조의 게이트 컨택홀이 형성된 보호층을 구비한다. 그리고 게이트 전극은 게이트 컨택홀을 충전하며 게이트 컨택홀 상부의 보호층 위에 형성된다.
-
公开(公告)号：KR1020110033743A
公开(公告)日：2011-03-31
申请号：KR1020090091352
申请日：2009-09-25
Applicant: 전자부품연구원
IPC: H01L29/40
Abstract: PURPOSE: A nitride semiconductor and a manufacturing method of the same are provided to effectively remove a hot carrier which is generated from a buffer layer by forming a body electrode having an ohmic contact around an active area. CONSTITUTION: In a nitride semiconductor and a manufacturing method of the same, a buffer layer(110) is formed on a substrate(100). A 2DEG layer(120) is formed on the buffer layer. A barrier(130) is formed on the 2DEG layer. Source, drain, and gate electrodes(210,220,300) are formed in the active area of the substrate. A body electrode(230) is formed around the active area in order to be contacted with the buffer layer.
Abstract translation: 目的：提供一种氮化物半导体及其制造方法，通过在活性区域周围形成具有欧姆接触的体电极，有效地除去由缓冲层产生的热载体。 构成：在氮化物半导体及其制造方法中，在基板（100）上形成缓冲层（110）。 在缓冲层上形成2DEG层（120）。 屏障（130）形成在2DEG层上。 源极，漏极和栅电极（210,220,300）形成在衬底的有源区域中。 身体电极（230）围绕有源区域形成以便与缓冲层接触。
-
Patent Agency Ranking
公开(公告)号：KR101008272B1
公开(公告)日：2011-01-13
申请号：KR1020080094166
申请日：2008-09-25
Applicant: 전자부품연구원
IPC: H01L29/744
Abstract: 본 발명은 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것으로, 보다 자세하게는 장벽층(AlGaN)의 게이트 전극 아래 부분의 Al 함유량을 낮게 형성함으로써 국소적으로 2DEG층의 형성을 방해하여 노멀 오프 특성을 구현할 수 있는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.
본 발명의 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법은 기판 상부에 형성되며, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층; 상기 버퍼층 상부의 소정 영역에 형성되고, Al
y Ga
1
-
y N으로 이루어지는 제1장벽층; 상기 제1장벽층이 형성된 영역을 제외한 상기 버퍼층 상부에 형성되고, Al
x Ga
1
-x N으로 이루어지는 제2장벽층; 상기 제1장벽층 상부에 형성된 게이트 전극; 및 상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극을 포함함에 기술적 특징이 있다.
고전자 이동도 트랜지스터(HEMT), 질화물계, 노멀 오프-
公开(公告)号：KR1020090029905A
公开(公告)日：2009-03-24
申请号：KR1020070095079
申请日：2007-09-19
Applicant: 전자부품연구원
IPC: H01L21/20
Abstract: A semiconductor device and method for manufacturing thereof is provided to improve electrical and mechanical characteristics and by obtaining a nitride epitaxial thin film. A silicon substrate(300) is etched by a V shape by using a patterned etch stop as a mask. The silicon is exposed by the V-shape through the etching process. The distance of sides is smaller than that of sides of. The etch rate of side is slow than the etch rate of side. The patterned etch stop is removed by using a hydrogen fluoride(HF) solution. A transition layer(transition layer)(320) is overgrowth by using an epitaxial growth.
Abstract translation: 提供半导体器件及其制造方法以提高电气和机械特性，并通过获得氮化物外延薄膜。 通过使用图案化蚀刻停止件作为掩模，通过V形蚀刻硅衬底（300）。 硅通过蚀刻工艺被V形暴露。 边的距离小于边的距离。 侧面的蚀刻速率比侧面的蚀刻速度慢。 通过使用氟化氢（HF）溶液去除图案化的蚀刻停止层。 通过使用外延生长，过渡层（过渡层）（320）过度生长。
-
公开(公告)号：KR1020090029896A
公开(公告)日：2009-03-24
申请号：KR1020070095067
申请日：2007-09-19
Applicant: 전자부품연구원
IPC: H01L29/778
CPC classification number: H01L29/7783 , H01L29/0649 , H01L29/66462
Abstract: A high electron mobility transistor and method for manufacturing thereof is provided to form nitride buffer layer by suppressing dislocation movement due to an oxide pattern. A buffer layer(220) having a transition layer(210) and high resistance are formed on a substrate. A first oxide layer is evaporated on a first buffer layer wile being formed by patterning the first oxide layer. A photosensitive layer is formed by spreading a photoresist on the surface of the first oxide layer uniformly. A certain resist pattern is formed by performing the selective exposure and developing process. A desired pattern is formed by selectively etching the first oxide layer, and the photoresist pattern is removed. A nitride buffer layer of the high definition is formed on the device formation part by suppressing the dislocation of the first oxide layer.
Abstract translation: 提供高电子迁移率晶体管及其制造方法，通过抑制由氧化物图形引起的位错移动而形成氮化物缓冲层。 在衬底上形成具有过渡层（210）和高电阻的缓冲层（220）。 在通过图案化第一氧化物层形成的第一缓冲层上蒸发第一氧化物层。 通过在第一氧化物层的表面上均匀地铺展光致抗蚀剂而形成感光层。 通过进行选择性曝光和显影处理形成一定的抗蚀剂图案。 通过选择性蚀刻第一氧化物层形成期望的图案，并去除光致抗蚀剂图案。 通过抑制第一氧化物层的位错，在器件形成部分上形成高清晰度的氮化物缓冲层。
-
公开(公告)号：KR1020040095079A
公开(公告)日：2004-11-12
申请号：KR1020030028681
申请日：2003-05-06
Applicant: 전자부품연구원
IPC: H01L31/10
Abstract: PURPOSE: A structure of a high-sensitive nano photo-detector is provided to improve sensitivity and reduce dark current by connecting electrically a floating gate to a body and forming channel width with a nano size level. CONSTITUTION: A structure of a high-sensitive nano photo-detector includes a channel(20) formed on an active SOI wafer, a gate insulating layer formed around the channel, a gate for controlling the carrier flow of the channel, a source(10) and a drain(11) formed at both ends of the channel, and a metal layer connected to the gate, the source, and the drain. The channel is formed with a quantum channel of a nano size. A body(21) as a neutral region of the channel is electrically connected to the gate.
Abstract translation: 目的：提供高灵敏度纳米光电探测器的结构，通过将浮动栅极电连接到主体并以纳米级别形成通道宽度来提高灵敏度并减少暗电流。 构成：高灵敏度纳米光检测器的结构包括形成在有源SOI晶片上的通道（20），围绕通道形成的栅极绝缘层，用于控制通道的载流子流的栅极，源极（10） ）和形成在通道的两端的漏极（11）以及连接到栅极，源极和漏极的金属层。 该通道由纳米尺寸的量子通道形成。 作为通道的中性区域的主体（21）电连接到门。
-
公开(公告)号：KR1020040036338A
公开(公告)日：2004-04-30
申请号：KR1020020065313
申请日：2002-10-24
Applicant: 전자부품연구원
IPC: H01L31/10
Abstract: PURPOSE: A method for manufacturing a photo detector is provided to increase the surface area of a light absorbing part for the same incident surface area by additionally performing a simple etching process on a conventional PIN(Positive-Intrinsic-Negative) photo diode. CONSTITUTION: An N+ doped region is formed at the backside of an intrinsic substrate. A P+ doped region is formed on the upper surface of the intrinsic substrate by using the first predetermined mask. The second predetermined mask is additionally used for etching the P+ doped region in order to form a light absorbing region of a PIN photo diode. The P+ doped region and the intrinsic substrate are etched by using the second predetermined mask. Preferably, the second predetermined mask is made of photoresist, SiO2, or Si3N4.
Abstract translation: 目的：提供一种用于制造光电检测器的方法，通过对传统的PIN（正 - 内 - 负）光电二极管进行简单的蚀刻处理，增加相同入射表面积的光吸收部分的表面积。 构成：在本征衬底的背面形成N +掺杂区域。 通过使用第一预定掩模在本征衬底的上表面上形成P +掺杂区域。 为了形成PIN光电二极管的光吸收区域，另外使用第二预定掩模来蚀刻P +掺杂区域。 通过使用第二预定掩模蚀刻P +掺杂区域和本征衬底。 优选地，第二预定掩模由光致抗蚀剂，SiO 2或Si 3 N 4制成。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.023 seconds)
