公开(公告)号：KR1020100096943A

公开(公告)日：2010-09-02

申请号：KR1020090016048

申请日：2009-02-25

Applicant: 전자부품연구원

Inventor： 최홍구 ,  한철구

IPC: H01L29/778

CPC classification number: H01L29/7783 ,  H01L29/66462

Abstract: PURPOSE: A transistor having a heat dissipation structure is provided to maintain good characteristics of a device by efficiently dissipating heat to the outside. CONSTITUTION: A substrate(10) has a front side and a back side. Multiple nitride layers(12, 14, 16, 18, 19) are formed on the front side of the substrate. A source electrode(31), a gate electrode(33), and a drain electrode(35) are formed on the multiple nitride layers. The dissipation structure includes a cooling groove(41) and a radiation layer.

Abstract translation: 目的：提供具有散热结构的晶体管，以通过有效地将热量散发到外部来保持器件的良好特性。 构成：衬底（10）具有前侧和后侧。 多个氮化物层（12,14,16,18,19）形成在衬底的正面上。 在多个氮化物层上形成源电极（31），栅电极（33）和漏电极（35）。 散热结构包括冷却槽（41）和辐射层。

公开(公告)号：KR100894810B1

公开(公告)日：2009-04-24

申请号：KR1020070095067

申请日：2007-09-19

Applicant: 전자부품연구원

Inventor： 최홍구 ,  한철구

IPC: H01L29/778

Abstract: 본 발명은 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것으로, 보다 자세하게는 질화물을 이용한 트랜지스터를 제조함에 있어서 소자 분리방법을 개선시켜 낮은 누설전류를 가지며 높은 동작전류를 갖는 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.
본 발명의 고전자 이동도 트랜지스터는 기판 상부에 형성된 제1 버퍼층; 상기 제1 버퍼층 상부에 형성되고 소자가 형성되지 않을 영역의 상기 제1 버퍼층 일부가 노출되도록 패터닝된 제1 산화물층; 상기 제1 산화층 상부에 형성된 제2 버퍼층; 상기 제2 버퍼층 상부에 형성된 2DEG층; 상기 2DEG층 상부에 형성된 장벽층; 및 상기 장벽층 상부에 형성된 소스, 드레인 및 게이트 전극을 포함함에 기술적 특징이 있다.
고전자 이동도 트랜지스터(HEMT), 질화물, 아이솔레이션, 산화물층

Abstract translation: 本发明，并且该晶体管的电子迁移率和制造方法，并且更特别地，使用氮化物，以提高生产的晶体管的器件隔离方法的方法，并具有低的漏电流和电子迁移率具有高的工作电流，也晶体管和 及其制造方法。

公开(公告)号：KR1020070068080A

公开(公告)日：2007-06-29

申请号：KR1020050129813

申请日：2005-12-26

Applicant: 전자부품연구원

Inventor： 최홍구 ,  박재현 ,  김훈

IPC: H01L27/146

CPC classification number: H01L27/14612 ,  H01L27/1203 ,  H01L27/14643 ,  H01L27/14689

Abstract: An SOI image sensor is provided to use signal processing techniques of a conventional image sensor in the surface of an SOI substrate by using a small and high-reliable silicon device in a periphery part while performing a signal process with high speed and high sensitivity by an SOI light receiving pixel of a minimum light receiving unit. A light receiving pixel(210) converts light into an electrical signal, formed on an SOI substrate. A signal process part(200) converts the electrical signal received from the light receiving pixel into a digital signal, adjoining the light receiving pixel and formed in a region of the SOI substrate from which a buried oxide layer(230) is removed. The light receiving pixel can include a reset transistor, an amplification transistor and an address select transistor. The reset transistor resets an image sensor applied from the outside and controlled by a reset signal. The amplification transistor amplifies the photoelectrically converted signal outputted from the light receiving pixel. The address select transistor switches the amplification signal outputted from the amplification transistor.

Abstract translation: 提供SOI图像传感器，以通过在周边部分中使用小且高可靠性的硅器件来在SOI衬底的表面中使用传统图像传感器的信号处理技术，同时通过以下方式执行高速和高灵敏度的信号处理 最小光接收单元的SOI光接收像素。 光接收像素（210）将光转换成形成在SOI衬底上的电信号。 信号处理部件（200）将从光接收像素接收的电信号转换成邻接光接收像素的数字信号，并形成在去除了掩埋氧化物层（230）的SOI衬底的区域中。 光接收像素可以包括复位晶体管，放大晶体管和地址选择晶体管。 复位晶体管复位从外部施加并由复位信号控制的图像传感器。 放大晶体管放大从光接收像素输出的光电转换信号。 地址选择晶体管切换从放大晶体管输出的放大信号。

公开(公告)号：KR1020040036339A

公开(公告)日：2004-04-30

申请号：KR1020020065314

申请日：2002-10-24

Applicant: 전자부품연구원

Inventor： 최홍구 ,  김훈

IPC: H01L29/78

CPC classification number: H01L31/1136

Abstract: PURPOSE: A photodetector using MOSFET(Metal Oxide Semiconductor Field Effect Transistor) with quantum channels and a manufacturing method thereof are provided to be capable of obtaining excellent photoelectric current characteristics. CONSTITUTION: A photodetector using MOSFET with quantum channels is provided with an activated SOI(Silicon On Insulator) wafer part(1), a quantum channel(2) formed at the center portion of the SOI wafer part, and a gate oxide layer(3) for enclosing the quantum channel. The photo detector further includes a source/drain(5,6) formed at both sides of the quantum channel and a metal layer(7) connected with the source/drain. Preferably, the photo detector further includes a gate(4) formed on the gate oxide layer for controlling the flow of carrier at the quantum channel. At this time, the gate is connected to the metal layer.

Abstract translation: 目的：提供使用具有量子通道的MOSFET（金属氧化物半导体场效应晶体管）的光电检测器及其制造方法，以获得优异的光电流特性。 构造：使用具有量子通道的MOSFET的光电检测器设置有激活的SOI（绝缘体上硅）晶片部分（1），形成在SOI晶片部分的中心部分处的量子通道（2）和栅极氧化物层（3 ）用于封闭量子通道。 光电检测器还包括形成在量子通道两侧的源极/漏极（5,6）和与源极/漏极连接的金属层（7）。 优选地，光电检测器还包括形成在栅极氧化物层上的用于控制量子通道上的载流子流的栅极（4）。 此时，门连接到金属层。

公开(公告)号：KR1020120073865A

公开(公告)日：2012-07-05

申请号：KR1020100135767

申请日：2010-12-27

Applicant: 전자부품연구원

Inventor： 최홍구 ,  한철구

IPC: H01L29/737 ,  H01L29/778

CPC classification number: H01L29/66462 ,  H01L29/4236 ,  H01L29/7783

Abstract: PURPOSE: A nitride semiconductor device including a fine gate contact hole and a manufacturing method thereof are provided to suppress the deformation of a gate electrode due to mechanical and thermal stress by securing a connection area between a filling part and an outer part of the gate contact hole. CONSTITUTION: Nitride based epitaxial layers(20,30,40) are formed on a base substrate(10). A source electrode(61) and a drain electrode(63) are formed on the epitaxial layer with a preset interval. A protection layer(70) is located between the source electrode and the drain electrode and includes a gate contact hole(76) of a narrow incline structure. A gate electrode(65) is formed on the protection layer of the upper side of the gate contact hole.

Abstract translation: 目的：提供包括精细栅极接触孔的氮化物半导体器件及其制造方法，以通过确保栅极接触的填充部分和外部之间的连接区域来抑制由于机械和热应力引起的栅电极的变形 孔。 构成：在基底（10）上形成氮化物基外延层（20,30,40）。 源极电极（61）和漏电极（63）以预设的间隔形成在外延层上。 保护层（70）位于源电极和漏电极之间，并且包括窄斜面结构的栅极接触孔（76）。 栅极电极（65）形成在栅极接触孔的上侧的保护层上。

公开(公告)号：KR1020120069468A

公开(公告)日：2012-06-28

申请号：KR1020100131025

申请日：2010-12-20

Applicant: 전자부품연구원

Inventor： 하민우 ,  노정현 ,  최홍구 ,  송홍주 ,  이준호 ,  한철구

IPC: H01L29/872

CPC classification number: H01L29/66212 ,  H01L29/454 ,  H01L29/475 ,  H01L29/872

Abstract: PURPOSE: A method for manufacturing a high voltage GaN Schottky barrier diode is provided to reduce metal spike by dropping an annealing temperature of an ohmic contact. CONSTITUTION: An ohmic contact(50) is formed by annealing a doped GaN layer(40) at 700 to 800 degrees centigrade for 30 to 60 seconds. A recess(43) is formed on the doped GaN layer separated from the ohmic contact area. A Schottky contact(60) is formed in the recess. A protection layer(70) is formed on the upper side of the substrate to cover an exposed part. The protection layer exposes the ohmic contact and the Schottky contact.

Abstract translation: 目的：提供一种用于制造高电压GaN肖特基势垒二极管的方法，通过降低欧姆接触的退火温度来减少金属尖峰。 构成：通过在700至800摄氏度下对掺杂的GaN层（40）退火30至60秒形成欧姆接触（50）。 在与欧姆接触区域分离的掺杂GaN层上形成凹部（43）。 肖特基接触件（60）形成在凹部中。 保护层（70）形成在基板的上侧以覆盖露出部分。 保护层暴露了欧姆接触和肖特基接触。

公开(公告)号：KR1020110098579A

公开(公告)日：2011-09-01

申请号：KR1020100018258

申请日：2010-02-26

Applicant: 전자부품연구원

Inventor： 최홍구 ,  한철구

IPC: H01L29/78

CPC classification number: H01L21/318 ,  H01L21/02225 ,  H01L29/42312 ,  H01L29/778

Abstract: 본 발명은 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법에 관한 것이다. 본 발명에 따르면, 베이스 기판 상에 버퍼층, 2DEG층 및 장벽층을 적층한다. 버퍼층, 2DEG층 및 장벽층의 일부를 제거하여 버퍼층과 접촉되도록 소스, 드레인, 바디 및 게이트 전극을 형성한다. 장벽층의 표면에 플라즈마 처리를 수행한다. 그리고 장벽층 및 소스, 드레인, 바디 및 게이트 전극을 덮도록 보호층을 형성한다. 이와 같이 본 발명은 질화물 에피층 상에 보호층을 형성하기 전, 플라즈마를 이용하여 표면의 불순물을 제거한 후, 진공 상태에서 보호층을 증착함으로써, 계면 특성을 향상시킬 수 있다.

公开(公告)号：KR1020100034921A

公开(公告)日：2010-04-02

申请号：KR1020080094166

申请日：2008-09-25

Applicant: 전자부품연구원

Inventor： 최홍구 ,  한철구

IPC: H01L29/744

CPC classification number: H01L29/7783 ,  H01L29/2003 ,  H01L29/66462

Abstract: PURPOSE: As to the nitride system high electron movement, transistor and manufacturing method thereof makes low the Al content of the lower region of the gate electrode of the barrier. The normal off property is embodied. CONSTITUTION: The nitride system high electron movement is transistor comprises the buffer layer(230), the first barrier(252), the second barrier(251), the gate electrode(280), the source electrode and drain electrode. The buffer layer comprises discontinuous 2DEG layer. The first barrier is included of AlyGa1-yN. The second barrier is formed on the top of the buffer layer except for the first barrier. The second barrier is included of AlxGa1-xN. The gate electrode is formed in upper part the first barrier.

Abstract translation: 目的：对于氮化物系高电子运动，晶体管及其制造方法使栅极栅电极的下部区域的Al含量降低。 正常的关闭属性是体现的。 构成：氮化物系高电子运动是晶体管，包括缓冲层（230），第一势垒（252），第二势垒（251），栅电极（280），源电极和漏电极。 缓冲层包括不连续的2DEG层。 第一个障碍包括AlyGa1-yN。 除了第一屏障之外，第二屏障形成在缓冲层的顶部。 第二个屏障包括AlxGa1-xN。 栅电极形成在第一屏障的上部。

公开(公告)号：KR100567776B1

公开(公告)日：2006-04-05

申请号：KR1020030096086

申请日：2003-12-24

Applicant: 전자부품연구원

Inventor： 최홍구 ,  조영창 ,  김훈

IPC: H01L31/10

Abstract: 본 발명은 광 검출기 및 그의 구동 방법에 관한 것으로, SOI(Silicon-On-Insulator) 기판을 이용하여 제조된 N채널 또는 P채널 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)구조의 광검출기를 준비하고, 상기 N채널 MOSFET 구조의 광검출기에서는 하부 실리콘층에 - 전압을 인가하고, 상기 P채널 MOSFET 구조의 광검출기에서는 하부 실리콘층에 + 전압을 인가하도록 연결하여 구동시킨다.
따라서, 본 발명의 광 검출기는 백게이트에 채널 극성과 동일한 극성의 전압을 인가하도록 구성함으로써, 작은 광량에도 광전특성이 우수한 효과가 있어 광 검출기 산업상 매우 유용한 발명인 것이다.
광검출기, 백게이트, 채널

公开(公告)号：KR100512846B1

公开(公告)日：2005-09-07

申请号：KR1020020065313

申请日：2002-10-24

Applicant: 전자부품연구원

Inventor： 최홍구 ,  김훈

IPC: H01L31/10

Abstract: 본 발명은 광 흡수 면적을 증가시켜 기존의 포토디텍터보다 우수한 광특성을 얻을 수 있도록 한 포토디텍터의 제작방법이다.
본 발명의 포토디텍터 제작방법은 Si, GaAs, InP를 포함하는 웨이퍼 또는 에피텍셜 성장된 것 중의 어느 하나로 이루어진 진성층 기판의 아랫면에 N+ 도핑된 영역을 형성하는 단계와, 진성층 기판의 윗면에 P+를 위한 마스크를 이용하여 P+ 영역을 형성하는 단계를 포함하는 PIN 포토다이오드를 이용한 포토디텍터에 있어서, 상기 PIN 포토다이오드의 광흡수 영역인 P+를 식각하기 위해 마스크를 추가로 사용하는 단계; 상기 마스크를 이용하여 P+ 영역과 진성층 영역까지 식각하는 단계; 및 마스크를 제거하는 단계를 포함하여 제조됨에 기술적 특징이 있다.
따라서, 본 발명의 포토디텍터의 제작방법은 PIN 포토다이오드의 광 흡수 영역인 P+를 추가적으로 식각함으로써 기존의 PIN 포토다이오드와 동일한 입사면적에 대해 광 흡수 면적이 증가되므로 많은 광전류를 얻을 수 있고, 따라서 집적화가 용이하다는 장점이 있다.