公开(公告)号：KR1020030077791A

公开(公告)日：2003-10-04

申请号：KR1020020016681

申请日：2002-03-27

Applicant: 한국과학기술원

Inventor： 이춘섭 ,  이재덕 ,  황치호 ,  한철희

IPC: B81B7/00

CPC classification number: B81C1/00015 ,  B81B7/02 ,  B81B2201/03 ,  B81B2201/031 ,  B81B2203/0136 ,  B81C1/00349 ,  B81C1/00388 ,  B81C1/00555

Abstract: PURPOSE: A method for fabricating a micro-sized driving device is provided to drive the micro-sized driving device with low operating voltage by allowing electrodes having a comb shape to have fine interval. CONSTITUTION: A substrate is firstly prepared. Then, a first oxide layer, a first silicon layer, a second oxide layer, a nitride layer and a third oxide layer are sequentially deposited on the substrate. A first electrode pattern is formed on the third oxide layer by using a photosensitive film. The third oxide layer, the nitride layer, the second oxide layer and the first silicon layer are etched along the first electrode pattern in order to expose the first oxide layer, thereby obtaining a first electrode having a plurality of fingers. An oxide layer is formed at a lateral portion of the first electrode. Then, a second electrode is formed by etching a fourth oxide layer and a second silicon layer formed on the second silicon layer. After that, the first oxide layer, the second oxide layer, the lateral oxide layer, the fourth oxide layer and the nitride layer are removed, thereby achieving a micro-sized driving device.

Abstract translation: 目的：提供一种制造微型驱动装置的方法，通过允许具有梳形形状的电极具有精细的间隔来驱动具有低工作电压的微型驱动装置。 构成：首先制备底物。 然后，在衬底上依次沉积第一氧化物层，第一硅层，第二氧化物层，氮化物层和第三氧化物层。 通过使用感光膜在第三氧化物层上形成第一电极图案。 沿着第一电极图案蚀刻第三氧化物层，氮化物层，第二氧化物层和第一硅层，以暴露第一氧化物层，从而获得具有多个指状物的第一电极。 在第一电极的侧部形成氧化物层。 然后，通过蚀刻形成在第二硅层上的第四氧化物层和第二硅层来形成第二电极。 之后，去除第一氧化物层，第二氧化物层，横向氧化物层，第四氧化物层和氮化物层，从而实现微型驱动装置。

公开(公告)号：KR100379613B1

公开(公告)日：2003-04-10

申请号：KR1020000043255

申请日：2000-07-27

Applicant: 한국과학기술원

Inventor： 이춘섭 ,  이재덕 ,  한철희

IPC: H01J1/304

Abstract: PURPOSE: A method for forming a fine interval using chemical mechanical polishing and a method for manufacturing a lateral FEA(field emission array) are provided to obtain an FEA having low voltage and high current driving characteristic and uniform field emission characteristic. CONSTITUTION: A lateral FEA is manufactured by sequentially forming a first silicon oxide film and a first silicon film on a substrate(210), injecting dopant to the first silicon film, forming a mesa type photosensitive pattern on the first silicon film, forming a first probe layer by etching the first silicon film to expose the first silicon oxide film, forming a second silicon oxide film on the first probe layer, forming a silicon film over the second silicon layer, injecting dopant to the second silicon layer, forming a second probe layer by chemically mechanically polishing the second silicon film to expose the second silicon oxide film, selectively removing the second silicon oxide layer to form a fine interval(A') between the first and the second probe layers(230a,250a), removing the first silicon oxide film under the side bottom of the first probe layer to form a first silicon oxide film pattern(220a), and forming metal wires(260) on the first and the second probe layers(230a,250a), respectively.

Abstract translation: 目的：提供一种使用化学机械抛光形成精细间隔的方法和一种用于制造横向FEA（场发射阵列）的方法，以获得具有低电压和高电流驱动特性和均匀场发射特性的FEA。 构成：通过在衬底（210）上顺序形成第一氧化硅膜和第一硅膜，向第一硅膜注入掺杂剂，在第一硅膜上形成台面型光敏图案，形成第一硅膜 通过蚀刻第一硅膜以暴露第一氧化硅膜，在第一探针层上形成第二氧化硅膜，在第二硅层上形成硅膜，向第二硅层注入掺杂剂，形成第二探针 通过化学机械抛光第二硅膜以暴露第二氧化硅膜，选择性地去除第二氧化硅层以在第一探针层和第二探针层（230a，250a）之间形成精细间隔（A'），去除第一层 在所述第一探针层的侧底下形成氧化硅膜以形成第一氧化硅膜图案（220a）;以及在所述第一探针层和所述第二探针层（230a，25a）上形成金属线（260） 0a）。

公开(公告)号：KR100324465B1

公开(公告)日：2002-02-27

申请号：KR1020000020596

申请日：2000-04-19

Applicant: 한국과학기술원

Inventor： 이춘섭 ,  이재덕 ,  한철희

IPC: G01P15/08

Abstract: 본 발명은 측면 전계 방출을 이용한 2-축 가속도 센서 및 그 제조방법에 관한 것이다. 기존의 전계 방출을 이용한 가속도 센서는 수직형 전계 방출을 이용하기 때문에 1-축에 대한 가속도 밖에 측정 할 수 없었다. 그렇지만 본 발명에서는 측면 전계 방출을 이용하기 때문에 2-축에 대한 가속도를 동시에 측정할 수 있다. 화학 기계적 연마방식을 이용하여 탐침 간격이 매우 좁은 탐침 전극을 제조하기 때문에 낮은 전압에서 동작을 하게 되고 또한 기존의 높은 전압에 의한 정전기력을 이용하여 탐침을 가까이 가져오는 단계가 필요하지 않게 된다. 전계 방출을 이용하면 다른 방식의 가속의 감지 방법에 비해서 높은 감지도와 민감도를 가진다.

公开(公告)号：KR100228720B1

公开(公告)日：1999-11-01

申请号：KR1019960017989

申请日：1996-05-27

Applicant: 한국과학기술원

Inventor： 한철희 ,  이희덕 ,  김재관

IPC: H01L21/306

Abstract: 본 발명은 실리콘기판 앞면에 멤브레인 패턴을 형성하고 멤브레인 패턴을 통해 실리콘기판에 전류나 전압을 가하여 실리콘 기판 뒷면에서부터 전기화학적 식각이 일어나도록 하여, 실리콘 전체를 식각하면서 n-형 및 p-형 멤브레인이 형성되는 공정을 포함하는 실리콘 멤브레인의 제조방법에 관한 것이다. 본 발명의 방법에 의해 제조되는 실리콘 멤브레인은 다음과 같은 효과가 있다: 첫째, 실리콘 멤브레인 패턴을 기판의 앞면에 형성하므로 종래의 비등방성 식각방법과는 달리, 값이 싼 단면연마된 실리콘기판을 사용할 수 있다. 둘째, n-형 및 p-형 실리콘 멤브레인을 동시에 형성할 수 있으며, 따라서 NMOSFET과 PMOSFET을 동시에 형성할 수 있다. 셋째, 실리콘멤브레인 제조 시간이 매우 단축되므로 생산성이 증대된다. 넷째, 제조된 실리콘 멤브레인은 SOI형 소자에 응용이 적합하다.

公开(公告)号：KR100216978B1

公开(公告)日：1999-09-01

申请号：KR1019970009097

申请日：1997-03-18

Applicant: 한국과학기술원

Inventor： 한철희 ,  이내인 ,  허성회 ,  이진우

IPC: H01L27/115

Abstract: 본 발명은 다결정 실리콘 박막을 이용한 EEPROM 및 플래시 메모리와 그 제조방법에 관한 것으로서, 상세하게는 다결정 실리콘 박막을 이용한 EEPROM 및 플래시 메모리를 싼 가격에 고밀도로 제조하기 위하여 다결정 실리콘 위에 형성된 산화막의 누설전류, 절연파괴전압 및 QBD(charge to breakdowm) 특성이 단결정 실리콘 위에 형성된 열산화막과 유사한 산화막을 게이트 산화막으로 이용하는 것이다.
이를 위해 본 발명에서는 게이트 산화막을 ICP(Inductively Coupled Plasma), ECR (Electron Cyclotron Resonance) 및 Helicon 등의 전극을 사용하는 고밀도 플라즈마 발생장치를 이용하여 산소 분위기 또는 NO 가스 및 N
2 O가스와 같은 질소원자를 포함한 가스 분위기에서 N
2 O 플라즈마 산화막으로 형성한다. 또한 플로팅 게이트와 컨트롤 게이트 사이의 절연체 역시 플라즈마 산화법에 의해 산화막을 형성함으로써 메모리 셀의 신뢰성을 향상을 꾀한 것이다.
이로써, 다결정 실리콘 박막을 이용한 EEPROM 및 플래시 메모리를 싼 가격에 고밀도로 제조할 수 있다.

公开(公告)号：KR1019990066141A

公开(公告)日：1999-08-16

申请号：KR1019980001800

申请日：1998-01-22

Applicant: 한국과학기술원

Inventor： 윤준보 ,  이재덕 ,  한철희 ,  김충기 ,  서두원

IPC: B41J2/01

Abstract: 단일의 금속 도금을 이용하여 바람직한 형상 및 균일한 크기로 형성된 다수의 잉크 분사구를 구비함으로써 생산성이 우수하고 제조 비용이 저렴한 잉크젯 프린트 헤드 및 그 제조방법이 개시되어 있다. 본 발명의 제 1 실시 예에 따르면, 기존의 금속 배리어 층과 노즐판이 통합된 개선된 금속 배리어 층을 형성함에 있어서, 전해 도금법 또는 무전해 도금법을 이용하여 바탕 금속층 상에 니켈(Ni) 도금을 계속적으로 실시하여 제 1 포토레지스트 몰드의 상부는 니켈(Ni) 도금 층에 의해서 완전하게 덮혀지고 제 2 포토레지스트 몰드의 상부는 넘쳐 흐른 니켈(Ni) 도금층에 의해서 완전히 덮히지 않고 소정의 크기와 모양으로 열려서 잉크 분사구를 형성한다. 본 발명의 제 2 실시 예에 따르면, 분사구가 형성될 위치에 제 3 포토레지스트 몰드를 돌출 형성함으로써, 넘쳐 흐른 니켈(Ni) 도금 층이 제 3 포토레지스트 몰드 주위로 수렴되어 분사구를 형성한다. 잉크 분사구는 잉크의 최적 분사에 맞게 고안된 모양, 균일한 크기 및 높은 단면 수직비를 갖는다.

公开(公告)号：KR1019990048245A

公开(公告)日：1999-07-05

申请号：KR1019970066889

申请日：1997-12-09

Applicant: 한국과학기술원

Inventor： 허성회 ,  한철희

IPC: H01L27/11

Abstract: 본 발명은 비휘발성 기억소자를 이용하여 정적 기억소자에 비휘발성 특성을 부여한 비휘발성 정적 기억소자에 관한 것으로서, 특히 비휘발성 기억소자를 정적 기억소자의 두 기억단에 연결하여, 비휘발성 기억소자의 부유 게이트(14)에 저장된 전하에 따른 문턱전압의 차이에 의해 발생하는 정적 기억소자의 두 기억단의 정전 용량 차이를 이용하여 정보를 비휘발성으로 저장하고 재생하며, 비휘발성 기억소자의 붕소 주입층(12)을 정적 기억소자의 로드 소자(17)와 공유함으로써 일반적인 정적 기억소자의 제조공정과 호환성이 있어서 그 적용이 용이하고, 정적 기억소자의 비휘발성 특성의 추가에 필요한 면적을 최소화할 수 있는 비휘발성 정적 기억소자에 관한 것이다.

公开(公告)号：KR1019980073675A

公开(公告)日：1998-11-05

申请号：KR1019970009096

申请日：1997-03-18

Applicant: 한국과학기술원

Inventor： 한철희 ,  이내인 ,  허성회 ,  이진우

IPC: H01L27/115

Abstract: 본 발명은 EEPROM 및 플래시 메모리와 그 제조방법에 관한 것으로서, 상세하게는 플로팅 게이트와 컨트롤 게이트 사이의 절연체(interpoly dielectric)로 N
2 O 플라즈마 산화막을 이용한 EEPROM 및 플래시 메모리와 그 제조방법이다.
본 발명에서는 EEPROM 및 플래시 메모리의 절연체로 N
2 O 플라즈마 산화막을 이용하며, 도핑된 다결정 실리콘의 플로팅 게이트(floating gate) 위에 형성된 산화막의 누설전류 특성이 단결정 실리콘 위에 형성된 열산화막과 유사하고, 스트레스(stress)가 적으며 저온 공정이 가능한 산화막 형성방법을 제시하여 산화막/질화막/산화막(oxide/nitride/oxide)의 3중 층 구조의 첫 번째 산화막을 안정되게 형성한다. 또한 상기 3중 층 구조의 절연체를 단층(single layer)의 산화막으로 하여 제조공정을 단순화시킨 것이다.