公开(公告)号：KR100248415B1

公开(公告)日：2000-03-15

申请号：KR1019970069505

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이재진 ,  김민건 ,  편광의

IPC: H01L21/78

Abstract: 화합물 반도체 에피택셜 기판에 단일칩 마이크로웨이브 집적회로(MMIC; Microwave Monolithic Integrated Circuit)를 제작하는 방법이 개시된다. 본 발명은 반절연성 기판 상에 수동소자의 제작을 위한 완충층(buffer layer) 및 활성층과, 능동소자의 제작을 위한 제1 금속층, 유전체층 및 제2 금속층을 에피택셜 성장(epitaxial growing) 방법을 이용하여 동일 챔버내에서 연속적으로 성장시키는 단계, 제2 금속층의 식각 단계, 유전체층의 식각 단계, 능동소자 채널 층을 정의하는 단계, 능동소자의 소오스 및 드레인 증착 단계, 게이트 증착을 위한 리세스 에칭 단계, 및 게이트형성 단계를 구비하여, MMIC의 제조 공정을 획기적으로 단순화시킨다.

公开(公告)号：KR100240648B1

公开(公告)日：2000-01-15

申请号：KR1019960055910

申请日：1996-11-21

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  김충환 ,  이창석 ,  이재진

IPC: H01L21/66

Abstract: 본 발명은 층으로 쌓여진 두 트랜지스터로 구성되는 캐스코드 혼합기 회로에관한 것으로, 특히 아래 쪽 트랜지스터의 드레인단에 발생한 중간 주파수(IF) 신호를 위 쪽 트랜지스터를 거치게 하지 않고 곧 바로 중간 주파수(IF) 신호 출력단으로 전달함으로써 출력 전력 특성이 향상 된 캐스코드 혼합기 회로에 관해 개시 된다.

公开(公告)号：KR1019990053981A

公开(公告)日：1999-07-15

申请号：KR1019970073712

申请日：1997-12-24

Applicant: 한국전자통신연구원

Inventor： 윤광준 ,  김민건 ,  이창석 ,  이재진 ,  편광의

IPC: H03G3/00

Abstract: 본 발명은 저잡음 증폭기의 이득 제어 회로에 관한 것이다.
이득 제어회로는 휴대 전화기와 같은 셀룰러 방식의 무선 통신 시스템에서 기지국과 가입자 간의 거리 및 전파 환경에 따라 입력되는 신호의 세기 변화에 따른 선형성을 개선시키기 위한 회로이다. 종래의 이득 제어 회로는 높은 신호가 입력될 때 단순히 이득 제어 전압에 의해 신호를 감쇄시켜 이득이 낮아지도록 동작시키는 구조이다. 그러나 이러한 이득 제어 회로는 신호 감쇄에 의한 이득 조절은 가능하지만 고조파 성분의 보상 효과가 없기 때문에 저잡음 증폭기의 선형성을 개선시킬 수 없는 문제점이 있다.
이러한 문제점을 해결하기 위하여, 본 발명에서는 입력되는 신호의 세기에 따라 입력 신호가 낮은 경우에는 이득을 높이고, 입력 신호가 높아지면 저잡음 증폭기의 이득을 낮추어 선형성을 개선시킬 수 있는 저잡음 증폭기의 이득 제어 회로가 제시된다.

公开(公告)号：KR1019990050386A

公开(公告)日：1999-07-05

申请号：KR1019970069505

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이재진 ,  김민건 ,  편광의

IPC: H01L21/78

Abstract: 화합물 반도체 에피택셜 기판에 단일칩 마이크로웨이브 집적회로(MMIC; Microwave Monolithic Integrated Circuit)를 제작하는 방법이 개시된다. 본 발명은 반절연성 기판 상에 수동소자의 제작을 위한 완충층(buffer layer) 및 활성층과, 능동소자의 제작을 위한 제1 금속층, 유전체층 및 제2 금속층을 에피택셜 성장(epitaxial growing) 방법을 이용하여 동일 챔버내에서 연속적으로 성장시키는 단계, 제2 금속층의 식각 단계, 유전체층의 식각 단계, 능동소자 채널 층을 정의하는 단계, 능동소자의 소오스 및 드레인 증착 단계, 게이트 증착을 위한 리세스 에칭 단계, 및 게이트형성 단계를 구비하여, MMIC의 제조 공정을 획기적으로 단순화시킨다.

公开(公告)号：KR1019990020110A

公开(公告)日：1999-03-25

申请号：KR1019970043555

申请日：1997-08-30

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  이창석 ,  이재진 ,  편광의

IPC: H03F3/45

Abstract: 본 발명은 능동 발룬 회로에 관한 것으로, 특히 상보적인 두 신호의 대칭성을 향상시킬 수 있는 능동 발룬 회로에 관한 것이다.
입력 신호를 다른 주파수 신호로 바꾸어 출력하는 혼합기에 있어서, 서로 크기가 같고 위상이 반대인 상보적인 신호를 입력하는 방법에 의해 원하는 출력 신호를 제외한 나머지 고조파 신호들을 억제하는 밸런스드(balanced) 구조를 흔히 사용하며 이러한 상보적인 신호를 얻기 위하여 싱글-앤드형(single-ended) 입력 신호를 상보적인 차동(differential) 출력 신호로 바꾸어 주는 발룬 회로를 이용한다. 이러한 발룬 회로는 상보적으로 입력되는 신호의 대칭성에 민감하기 때문에 밸런스드 구조 혼합기의 성능을 결정하는 중요한 요소로 작용한다.
본 발명의 능동 발룬 회로는 종래의 발룬 회로에 차동 증폭단을 추가하고 이 차동 증폭단을 통해 출력되는 두 출력신호를 서로 엇갈리게 전압 병렬 궤환(voltage shunt feedback)시켜 상보적인 두 신호의 대칭성을 향상시킨 회로이다.

公开(公告)号：KR1019980037194A

公开(公告)日：1998-08-05

申请号：KR1019960055910

申请日：1996-11-21

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  김충환 ,  이창석 ,  이재진

IPC: H01L21/66

Abstract: 본 발명은 층으로 쌓여진 두 트랜지스터로 구성되는 캐스코드 혼합기 회로에 관한 것으로, 특히 아래 쪽 트랜지스터의 드레인단에 발생한 중간 주파수(IF) 신호를 위 쪽 트랜지스터를 거치게 하지 않고 곧 바로 중간 주파수(IF) 출력단으로 전달함으로써 출력 전력 특성이 향상 된 캐스코드 혼합기 회로에 관해 개시 된다.

公开(公告)号：KR100121231B1

公开(公告)日：1997-08-26

申请号：KR1019930029088

申请日：1993-12-22

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  윤광준 ,  황인덕 ,  박형무

IPC: H01L23/48

公开(公告)号：KR1019970055475A

公开(公告)日：1997-07-31

申请号：KR1019950053655

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  김민건 ,  이창석 ,  이종람 ,  편광의

IPC: H03H7/42

Abstract: 본 발명은 MMIC 액티브 발룬회로에 관한 것으로 특히, 하나의 GaAs MESFET으로 이루어진 소스공통 MESFET과 소스와 드레인단에 달린 바이어스용 저항, 그 두개의 저항에 병렬로 각각 달린 한개의 GaAs MESFET과 두개의 저항, 한개의 캐패시터로 이루어진 전압가변용 저항을 포함하여 구성되어 소스 공통 발룬(111,121,122)에 다가 MESFET(111)의 소스나 드레인에 전압가변 저항회로(R1,R2)를 추가함으로서 출력전력의 불균형을 바로 잡아주는 것을 특징으로 하는 모노리식 GaAs MESFET능동소자 발룬 회로를 제공하면 모노리식회로의 액티브 발룬에서 출력전력의 불균형이 일어났을 경우에 전압조절만으로 균형을 잡아주는 회로이므로 신호의 feedthrough를 적게하는 성능향상을 시켜 산출율를 증가 시킬수 있다는 효과가 있다.

公开(公告)号：KR1019960013041B1

公开(公告)日：1996-09-25

申请号：KR1019930027626

申请日：1993-12-14

Applicant: 한국전자통신연구원

Inventor： 윤광준 ,  김민건 ,  황인덕 ,  고범규

IPC: H03F1/34

Abstract: The amplifier circuit is designed to reduce the power consumption and to limit an input/output reflection coefficient below -10dB. A first matching circuit(100) matches an input impedance in 50 ohms. A first amplifying circuit(200), comprising a cascade amplifier and a feedback circuit including a MESFET, amplifies an input signal. A second matching circuit(300) matches an output terminal of the first matching circuit and an input terminal of the first amplifying circuit. An output signal of the first amplifying circuit is amplified through a second amplifying circuit(400) with a certain gain. A third matching circuit(500) matches the first amplifying circuit and the second amplifying circuit.

Abstract translation: 放大器电路旨在降低功耗，并将输入/输出反射系数限制在-10dB以下。 第一匹配电路（100）匹配50欧姆的输入阻抗。 包括级联放大器和包括MESFET的反馈电路的第一放大电路（200）放大输入信号。 第二匹配电路（300）匹配第一匹配电路的输出端和第一放大电路的输入端。 第一放大电路的输出信号通过具有一定增益的第二放大电路（400）放大。 第三匹配电路（500）匹配第一放大电路和第二放大电路。

公开(公告)号：KR1019950021454A

公开(公告)日：1995-07-26

申请号：KR1019930029088

申请日：1993-12-22

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  윤광준 ,  황인덕 ,  박형무

IPC: H01L23/48

Abstract: 본 발명은 모노리식 초고주파 회로에선 패키지 효과를 최소화하기 위한 회로의 접지방법에 관한 것으로서, 종래에 기생인덕턴스 성분의 기생효과로 인한 회로들간에 결합이 생겨나게 되어 회로의 성능 및 안정성이 저하되는 문제점을 해결하기 위하여 본 발명은 모노리식 초고주파 회로에서 칩내부에 위치하는 접지용 단자의 레이아웃방법 및 이 단자를 리드에 와이어본딩하는 방법을 제공함으로써, 패키지에 따른 칩성능의 저하를 최소화하여 요구되는 규격을 만족하는 회로의 설계 및 제작을 용이하게 하는 효과가 있다.