-
公开(公告)号：KR1020000034001A
公开(公告)日：2000-06-15
申请号：KR1019980051096
申请日：1998-11-26
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: PURPOSE: A system for reading a book aloud and a method for processing a service thereof are provided to read a book in voice for a user in a specific environment including a blind person by using computer technology such as speech recognition and speech synthesis and an ultrahigh speed network based on computer network. CONSTITUTION: The index of books to be read is inputted to a client system of reading book for being transferred to a server system of reading book. Then, a message received from the client system of reading book is analyzed for extracting demand. A demand stored in a scrip file corresponding to the extracted demand is detected for deciding if the demands are identified. If the demands are identified, the prepared database of the book corresponding to the demand is transferred to the client system of reading book. Therefore, the data of reading book received from the server system of reading book are outputted in speech.
Abstract translation: 目的：提供一种朗读书和一种处理其服务的方法，用于通过使用诸如语音识别和语音合成之类的计算机技术在包括盲人的特定环境中的用户的语音中读取书籍，并且超高速 基于计算机网络的高速网络。 规定：要读取的书籍的索引被输入到阅读书的客户系统，以转移到阅读书的服务器系统。 然后，从阅读书的客户端系统收到的消息被分析以提取需求。 检测存储在与提取的需求相对应的档案文件中的需求，以决定是否识别要求。 如果要求被确定，则将与该需求对应的书的准备数据库转移到阅读书的客户系统。 因此，读取书籍的服务器系统的阅读书的数据以语音输出。
-
公开(公告)号：KR1019990038045A
公开(公告)日：1999-06-05
申请号：KR1019970057669
申请日：1997-11-03
Applicant: 한국전자통신연구원
Abstract: 본 발명은 이동시 모뎀을 통하여 접속된 원격지의 시스템 사용자간에 영상회의를 할 수 있는 휴대형 멀티미디어 단말기에 관한 것으로, 사용자는 이동 중에 언제 어디서라도 전화선에 접속하여 원격지의 네트워크에 접속되어 있는 시스템 또는 전화선에 모뎀을 통하여 접속된 시스템 사용자간에 영상회의를 할 수 있는 휴대형 멀티미디어 단말기에 관한 것이다.
본 발명의 구성은 기능적으로 전화선에 접속하여 데이터를 송수신 하는 모뎀, 사용자의 명령이나 데이터 입력을 받고 처리할 수 있는 펜입력 처리기, 사용자에게 시스템의 화면을 구성하여 보여 주는 시스템 그래픽 제어기, 오디오 데이터를 입력받거나 출력하는 오디오 데이터 입출력기, 카메라로부터 입력되는 아날로그 영상신호를 디지털 영상신호로 변환처리하는 비디오 데이터 처리기, 처리된 비디오, 오디오 데이터를 PCI 버스를 통하여 송수신할 수 있는 PCI 버스 제어기, 단말기 시스템의 전체를 제어, 통제 및 관리하는 중앙처리 유니트, 단말기의 동작 프로그램과 데이터를 영구 기억하는 ROM, 단말기 동작시 발생하는 데이터를 저장하고 지울수 있는 RAM, 이들 메모리를 관리하는 시스템 메모리 제어기, 중앙처리 유니트의 어드레스 버스, 데이터 � �스, 제어신호 등의 신호로부터 PCI 버스 신호를 생성하는 PCI 버스 브릿지로 구성된다.-
公开(公告)号：KR1019960028428A
公开(公告)日：1996-07-22
申请号：KR1019940033480
申请日：1994-12-09
Applicant: 한국전자통신연구원
IPC: H04N19/423
Abstract: 본 발명은 동영상을 실시간 압축 또는 복원하는 영상 처리 시스템에서 동영상의 입력과 출력을 수행하는 비디오 오버레이 회로와 영상 압축/복원기 사이의 데이터 변환 및 인터페이스 회로에 관한 것으로, 일반적인 비디오 오버레이 회로의 프레임 메모리 구조를 개선하여 프레임 메모리를 핑퐁 방식으로 구성하여 영상 압축/복원기와의 인터 페이스를 제공하는 방법과 동 방법을 사용한 프레임 메모리와 영상 압축/복원기 사이의 블럭 변환기 구조에 관한 것이다.
특징적인 구성으로는 동영상의 실시간 압축 또는 복원을 위한 영상처리 시스템에서 동영상의 입력과 출력을 수행하는 비디오 오버레이 회로에 있어서, 핑퐁 방식으로 구성한 두개의 프레임 메모리 뱅크와, 상기 비디오 오버레이 회로의 NTSC 디코더부로 부터 한 영상 프레임의 끝을 알리는 블랭크 신호가 검출되면 뱅크 선택신호를 반전 시켜서 비디오 오버레이회로와 픽셀 블럭 변환부로 연결되는 프레임 메모리 뱅크를 바꾸어 주도록 하는 프레임 메모리 뱅크 제어부와, 상기 프레임 메모리 뱅크 제어부의 뱅크 선택신호에 의해 두개의 프레임 메모리 뱅크중 한 프레임 메모리 뱅크가 비디오 오버레이회로로 연결되면 다른 프레임 메모리 뱅크는 픽셀 블럭 변환부를 거쳐서 영상 압축/복원부에 연결되도록 두개의 프레임 메모리 뱅크를 제어하는 프레임 메모리 선택부 및 픽셀 블록변환 선택부와, 상기 두개의 프레임 메모리 뱅크에 저장되는 데이터와 영상 압축/복원부에서 사용되는 데이타의 형식을 변환시키고 전송동기를 맞추어 주는 픽셀 블록 변환부로 구성함에 있으며 이것은 기존의 오버레이 회로의 동작에 영향을 주지않고 영상 데이터를 얻거나 디스플레이할 수 있으며 칼라 변동등의 영상 압축/복원의 전 처리과정을 기존의 오버레이 회로를 이용할 수 있다는 장점이 있다.-
公开(公告)号：KR1019960024901A
公开(公告)日：1996-07-20
申请号：KR1019940034152
申请日：1994-12-14
Applicant: 한국전자통신연구원
IPC: G06F7/38
Abstract: 본 발명은 양자화값의 역수를 미리 계산하여 별도의 롬에 저장하여 제산 동작을 승산동작으로 변환사용하므로서 별도의제산기없이 승산회로 하나만으로 양자화 및 역 양자화가 가능하도록 즉,
F
Q (u,ν) = 정수라운드[F(u,ν)×1/Q(u,ν)] (식 3)
과 같이 표현되는 영상 압축/복원용 양자화기의 양자화/역양자화 회로를 제공함에 있다.
특징적인 구성으로는 영상 데이터와 함께 입력되는 블럭 데이터의 시작 신호에 의해서 래스터(RASTER) 주사순의 램 엑세스(기록/판독) 제어를 위한 주소를 발생하는 주소 생성기와 상기 주소 생성기의 6비트 출력에 양자화 메모리뱅크의 선택을 위한 선택신호가 상위 비트로 가산되어 만들어진 64×8 비트의 양자화 데이블 4개를 포함하는 양자화 테이블 램과 상기 양자화 테이블 램의 양자화 계수에 대한 역수값(1~1/225)을 저장하는 롬으로 된 메모리 회로부와, 비트열 형태로 입력되는 피승수와 승수를 이용하여 부스 부호화계수를 출력하는 부스 부호화수단과 상기 부스부호화 계수에 대한 올림수를저장하기 위한 올림수 저장용 가산수단과 양자화기의 모드가 양자화 일 경우 양자화값의 역수에 곱해진 기준화계수를 다시 나누어 결과를 출력해 주는 병렬 셈기/배럴 쉬프터수단으로 된 승산기 회로부로 구성함에 있다.-
35.发明公开제이-펙(JPEG) 알고리즘의 가변길이 쌍 변환회로 (The variable length pair converting circuit for JPEG algorithm) 失效JPEG-可变长度对转换电路（JPEG算法）
公开(公告)号：KR1019950029978A
公开(公告)日：1995-11-24
申请号：KR1019940007852
申请日：1994-04-14
Applicant: 한국전자통신연구원
IPC: G06T9/00
Abstract: 본 발명은 정지 영상(still image)의 압축/복원에 대한 국제 표준 기구(ISO) 산하 JPEG(Joint Photograpics Experts Group)의 규정을 따르는 가변 길이 코드 모듈(Variable Length Code Module)의 설계에 관한 것으로 특히, 단일 회로에 의해 인코딩 처리 및 디커딩 처리 모두가 가능한 회로에 설계하는 것을 목적으로 한다.
본 발명에 따르면, 디코딩에서 사용되는 Size 제어용 배럴 쉬프터(1)와 CL제어용 배럴 쉬프터(2)를 포함하는 회로에 있어서, 상기 회로의 입력단과 출력단을 각각 통하여 입력되고 출력되는 데이타의 비트순서를 역순으로 배열하는 비트 역순 배열 회로들(5, 5a)을 추가로 사용함으로써, 디코딩을 위해서 뿐만 아니라 인코딩을 위해서도 사용 가능한 회로를 설계할 수 있다.
따라서, 인코딩과 디코딩을 위한 회로들을 독립적으로 설계할 때 보다 회로를 구성하는 소자의 수를 줄일 수 있어 종래 보다 제작비용을 절감할 수 있다.-
Patent Agency Ranking
公开(公告)号：KR1019950014088B1
公开(公告)日：1995-11-21
申请号：KR1019930029634
申请日：1993-12-24
Applicant: 한국전자통신연구원
IPC: G11C7/00
Abstract: an inputting part having a buffer for temporarily storing input data, a delay buffer for storing a delay input, and a selector; a memory bank having an even number memory band for storing the data of an even number address and an odd number memory band for storing the data of an odd number address; an outputting part having a memory band selector for connecting the memory banks, and output registers for reading and storing data stored in the memory bank before a read command is performed; a flag circuit for comparing a read pointer with a write pointer, and showing a data state of the FIFO circuit; and a controlling part for controlling steps to store the data in the memory and output the data.
Abstract translation: 具有用于临时存储输入数据的缓冲器的输入部分，用于存储延迟输入的延迟缓冲器和选择器; 具有用于存储偶数地址的数据的偶数存储带和用于存储奇数地址的数据的奇数存储带的存储体; 具有用于连接存储体的存储带选择器的输出部分和用于在执行读命令之前读取和存储存储在存储体中的数据的输出寄存器; 用于将读指针与写指针进行比较的标志电路，并显示FIFO电路的数据状态; 以及用于控制将数据存储在存储器中并输出数据的步骤的控制部分。
-
公开(公告)号：KR1019950020700A
公开(公告)日：1995-07-24
申请号：KR1019930029634
申请日：1993-12-24
Applicant: 한국전자통신연구원
IPC: G11C7/00
Abstract: 본 발명은 일반 메모리를 사용하여 FIFO를 구성한 것으로, 입력과 출력 두 포트에 서로다른 우선권을 갖게하고, 쓰기 포트와 읽기 포트에서 같은 메모리 모듈을 억세스하여 충돌이 발생했을 경우 우선권이 없는 포트에서 1사이클 지연되도록 하되, 입력부에 입력버퍼(101)와, 지연버퍼(102)를 두고 멀티플렉서(103)를 통하여 선택하게 하며 출력부에 두 단계의 출력레지스터(302, 303)를 두어 메모리의 내용을 읽기동작이 있기전에 먼저 출력레지스터에 저장하게 하여, 동시에 읽기와 쓰기를 최대한 가능하도록한 일반 메모리를 사용하는 FIFO구조에 관한 것이다.
따라서, 본 발명은 듀얼포트 메모리를 사용하는 대신에 일반 메모리를 사용하였으므로 메모리셀을 구성하는 소자의 수가 적어서 같은 면적에 더 많은 데이타를 저장할 수 있고 더 빠른 억세스 속도를 갖는다.-
-
公开(公告)号：KR100335374B1
公开(公告)日：2002-05-06
申请号：KR1019990061897
申请日：1999-12-24
Applicant: 한국전자통신연구원
IPC: G06F3/00
Abstract: 1. 청구범위에기재된발명이속한기술분야본 발명은멀티미디어카드(MMC)에기반한비디오코덱제어장치에관한것임. 2. 발명이해결하려고하는기술적과제본 발명은, 현재가장소형의카드인멀티미디어카드(MMC : MultiMediaCard) 형태의인터페이스를제공하는단말기가늘고있는시점에서이 인터페이스를채택하면서동시에비디오코덱기능을지원하기위한비디오코덱제어장치를제공하고자함. 3. 발명의해결방법의요지본 발명은, 멀티미디어카드(MMC) 기반의비디오코덱제어장치에있어서, 외부의멀티미디어카드(MMC) 호스트와 MMC 관련명령및 그처리결과를상호간에교환하기위한인터페이스드라이빙수단; MMC 카드의상태및 제어신호를저장하고있는저장수단; 상기 MMC 카드의상태및 제어신호를바탕으로, 상기인터페이스드라이빙수단으로부터전달된상기 MMC 호스트가제공하는 MMC 관련명령을인식하여비디오코덱제어신호를발생하고, 비디오코덱처리결과를상기인터페이스드라이빙수단으로전달하는멀티미디어인터페이싱수단; 상기비디오코덱제어신호에따라, 비디오신호를코덱(압축/복원)하는비디오신호처리수단; 및상기비디오코덱제어신호를상기비디오신호처리수단으로전달하고, 상기비디오신호처리수단에서의상기비디오코덱처리결과를저장해두었다가순차적으로상기멀티미디어인터페이싱수단으로전달하는비디오신호인터페이싱수단을포함하되, 상기멀티미디어인터페이싱수단은, 상기호스트가제공하는각종커맨드및 그결과를상기인터페이스드라이빙수단과주고받기위한커맨드응답수단; 상기커맨드에대한유효성여부를체크하기위한유효성체크수단; 상기커맨드에대한작업을수행하기위한멀티미디어카드제어수단; 및상기멀티미디어카드제어수단의제어를받으며상기비디오신호처리수단에서처리된각종데이터를상기비디오신호인터페이싱수단으로부터전달받기위한데이터전달수단을포함함. 4. 발명의중요한용도본 발명은멀티미디어카드(MMC) 등에이용됨.
-
公开(公告)号：KR1020010063814A
公开(公告)日：2001-07-09
申请号：KR1019990061911
申请日：1999-12-24
Applicant: 한국전자통신연구원
IPC: G06F7/548
Abstract: PURPOSE: A device for converting a discrete cosine and an inverse discrete cosine is provided to decrease the number of multiplications for a low electric power structure for a mobile multi media application and to perform a wave calculation in a quantization process and to satisfy a rule with respect to an accuracy of the IDCT(inverse discrete cosine transform). CONSTITUTION: In a discrete cosine transform device, a discrete cosine transform unit performs a wait calculation one time by a macro block in a quantization process. A memory stores the discrete cosine transform unit by a predetermined clock. A calculating unit performs a discrete cosine calculated unit by a predetermined clock. In an inverse discrete cosine transform device, an inverse discrete cosine transform unit performs a wait calculation one time by a macro block in a process for restoring quantization data. A memory stores the inverse discrete cosine transform unit by a predetermined clock. A calculating unit performs an inverse discrete cosine calculated unit by a predetermined clock.
Abstract translation: 目的：提供一种用于转换离散余弦和反相离散余弦的装置，以减少用于移动多媒体应用的低电力结构的乘法次数，并在量化过程中执行波计算，并满足规则 相对于IDCT（逆离散余弦变换）的精度。 构成：在离散余弦变换装置中，离散余弦变换单元在量化处理中由宏块执行一次等待计算。 存储器将离散余弦变换单元存储预定时钟。 计算单元以预定时钟执行离散余弦计算单位。 在逆离散余弦变换装置中，逆离散余弦变换单元在用于恢复量化数据的处理中由宏块执行一次等待计算。 存储器将反离散余弦变换单元存储预定时钟。 计算单元通过预定时钟执行逆离散余弦计算单元。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.041 seconds)
