Abstract:
본 발명은 독립 동기 방식에 의해서 동기되는 시스템에서 수신되는 데이타를 수신단의 지역 클록으로 파이프라인 처리가 이루어질 수 있도록 한 근원지 동기 전송 방식 데이타 수신 장치에 관한 것이다. 이러한 본 발명은 송신단에서 출력되는 데이타와 패킷 동기 신호를 수신되는 플릿 동기 신호에 래치시키는 래치부와, 래치부에서 출력되는 패킷 동기 신호와 수신되는 플릿 동기 신호에 따라 쓰기 제어 신호를 발생하는 쓰기 제어기와, 래치부에서 출력되는 패킷 동기 신호와 수신단 클록을 동기화시키는 동기화기와, 동기화기에서 출력되는 신호와 듀얼 포트 기억 소자의 상태 신호에 따라 수신단의 동작 클록을 기준으로 하는 읽기 시작점 선택 신호를 출력하여 파이프라인 처리가 가능토록 하는 읽기 시점 선택부와, 읽기 시점 선택부에서 출력되는 신호에 따라 읽기 제어 신호를 발생하는 읽기 제어기와, 쓰기 제어기의 출력 신호에 의해 상기 래치부에서 출력되는 데이타를 기록하고 읽기 제어기에서 출력되는 신호에 의해 기록된 데이타를 판독하� � 출력하는 듀얼 포트 기억 소자로 이루어진다.
Abstract:
A method for controlling multi-stage input que used at a multi processor system memory is disclosed. The system comprises an interface(8) receiving an address bus information and a data bus information; a checking unit(8) for determining the input address and the input data are normal or not; an input que controller(10) for controlling the input of the information according to the output from the checking unit(8); and a memory system(5,6,7) for determining the access between a DRAM controller(14) and a DRAM array(15) by using a multi address que(11) and a multi-data que(12).
Abstract:
본 발명은 공유버스를 사용하는 다중 프로세서 시스템(multiprocessor system)의 메모리에 사용되는 다단 입력큐를 제어하는 방법에 관한 것으로, 버스를 기반으로 하는 다중 프로세서 시스템에서 다단으로 구성되는 메모리 장치(제2도)의 입력큐(4s, 5s, 6s)에 무효화될 정보가 입력되지 않게 하거나 이미 입력된 불필요한 정보를 무효화 할 수 있는 방법을 제공하여 메모리 시스템(1m,2m, …,nm)의 응답속도를 빠르게 하는 입력큐의 제어방법을 제공하는 것이다.
Abstract:
The present invention relates to a call connecting method. The call connecting method according to an embodiment of the present invention relates to the call connecting method of a receiver terminal. The call connecting method according to the embodiment of the present invention includes the steps of: receiving a call from a caller terminal in the receiver terminal; and outputting a call message, which a caller inputs, included in the call on a screen to notify a call reception.
Abstract:
본 발명은 네트워크 프로토콜 패킷 전송을 위한 하드웨어 장치 및 그 방법에 관한 것으로, 운영체제상의 네트워크 프로토콜 스택에 의한 데이터 전송을 소프트웨어적으로 처리하는 종래의 방식과 달리, TOE(TCP Offload Engine) 내부 등에 실장된 전용 하드웨어 장치 및 송신 전용 프로세서에서 구동하는 펌웨어를 통해 하드웨어적으로 처리함으로써, 시스템 내에서 다수의 네트워크 응용 프로그램의 수행 증가로 생성되는 패킷 전송 요청 처리로 인한 시스템의 부하를 감소시키기 위한, 네트워크 프로토콜 패킷 전송을 위한 하드웨어 장치 및 그 방법을 제공하고자 한다. 이를 위하여, 본 발명은 호스트 프로세서로부터의 소켓 리소스 제어 명령, TCP 연결/해제 명령을 저장하기 위한 소켓 리소스 제어 및 TCP 연결/해제 명령 저장 수단; 각 소켓에 상응하는 네트워크 프로토콜 기반의 메시지 전송 명령을 저장하기 위한 메시지 전송 명령 저장 수단; 소켓 정보 및 패킷 전송 정보를 저장하기 위한 소켓 정보 및 패킷 전송 정보 저장 수단; 및 상기 메시지 전송 명령 저장 수단에 저장되어 있는 메시지 전송 명령을 분석하여 필요한 전송 자원을 확인하고, 전송하고자 하는 메시지를 네트워크 패킷 형태로 구성한 후 전송할 데이터를 읽어오고 헤더를 생성하며, 상기 소켓 정보 및 패킷 전송 정보 저장 수단에 소켓 정보 및 패킷 전송 정보를 저장하기 위한 송신 프로세서를 포함한다. 전송제어프로토콜(TCP), TOE(TCP Offload Engine), 송신전용 프로세서, 네트워크 패킷 전송, 전송 펌웨어
Abstract:
A method and a hardware device for transmitting a network protocol packet are provided to decrease a load on a system by performing a data transmission using a firmware and dedicated hardware implemented in a TOE(TCP Offload engine). A socket resource control/TCP connection/release command storage unit(103) stores a socket resource control command and a TCP(Transfer Control Protocol) connection/release command from a host processor. A message transmission command storage unit(104) stores a message transmission command based on a network protocol corresponding to the respective sockets. A socket information/packet information storage unit(110) stores socket information and packet transmission information. A transmission processor(101) analyzes the message transmission command stored in the message transmission command storage unit, determines required transmission resources, and configures the message to be transmitted according to a network packet format. The transmission processor reads the data to be transmitted, generates a header, and stores the socket information and packet transmission information.