公开(公告)号：KR100129133B1

公开(公告)日：1998-04-07

申请号：KR1019940016751

申请日：1994-07-12

Applicant: 한국전자통신연구원

Inventor： 박경완 ,  이성재 ,  김경옥 ,  신민철

IPC: H01L21/304

Abstract: A method of processing the surface of a GaAs substrate includes the steps of introducing NH3 gas into a predetermined chamber in high-degree vacuum state, in which the GaAs substrate cleaned is being loaded, ionizing the NH3 gas according to plasma generation to form excited nitrogen atoms, heating the GaAs substrate to allow the As ion to be activated to form GaN on the GaAs substrate. When the GaAs is heated up to above 500 deg C, as atoms are out of the surface of GaAs. The excited nitrogen atoms replace the location of the GaAs, from which the As ion is escaped, to form GaN having a wide bandgap on the GaAs.

Abstract translation: 一种处理GaAs衬底表面的方法包括以下步骤：将NH 3气体引入到高度真空状态的预定室中，其中清洗的GaAs衬底被加载，根据等离子体产生电离NH 3气体以形成激发的氮 原子，加热GaAs衬底以允许As离子被激活以在GaAs衬底上形成GaN。 当GaAs被加热到高于500℃时，原子离开GaAs的表面。 激发的氮原子取代GaAs离子的位置，从而形成GaAs上具有宽带隙的GaN。

公开(公告)号：KR100340929B1

公开(公告)日：2002-06-20

申请号：KR1019990052682

申请日：1999-11-25

Applicant: 한국전자통신연구원

Inventor： 이성재 ,  박경완 ,  신민철

IPC: H01L29/732

CPC classification number: B82Y10/00 ,  G11C2216/08 ,  H01L29/7613 ,  H01L49/006 ,  Y10S438/962 ,  Y10S977/937

Abstract: 단원자층정도의연속적인금속초박막을사용하여, 제작상까다로운조건의종래기술의관통접합대신에병목(bottle-neck) 형상을갖는취약링크(weak link)를단순공정에의하여동일기판위에집적화시킴으로써, 단전자집적회로의구현에용이한단전자트랜지스터가개시된다. 본발명은 1) 금속초박막을포함하는반도체기판, 2) 상기반도체기판의금속초박막상에형성된소오스와드레인과의사이에형성된전자섬(island), 3) 상기소오스와전자섬 및상기전자섬과드레인과의사이를연결하는관통접합(tunnel junctions)의역할을수행할수 있도록잘록한병목(bottle-neck) 형상을가지며상기전자섬의전자들의쿨롱봉쇄를유도할수 있도록식각공정시 그경계면으로부터일정깊이의손상부분을갖는취약링크(weak links), 및 4) 상기전자섬의인근에결합된게이트전극을포함하는단전자트랜지스터를포함한다.

公开(公告)号：KR100282613B1

公开(公告)日：2001-02-15

申请号：KR1019980048732

申请日：1998-11-13

Applicant: 한국전자통신연구원

Inventor： 이성재 ,  박경완 ,  신민철 ,  박문호

IPC: H03F3/06

Abstract: 본 발명은 단전자 회로 및 양자전자 소자 회로의 출력단 증폭회로에 관한 것으로서, 한개의 단전자 트랜지스터와 그 단전자 트랜지스터의 소스단의 전압이 게이트에 연결된 FET로 구성되며, 출력 임피던스가 큰 단전자 회로 또는 양자전자 소자 회로의 출력단자를 커패시터를 통해 단전자 트랜지스터의 입력단자에 연결하고, 단전자 트랜지스터의 소스 단자를 FET의 게이트에 연결함으로써 출력 임피던스를 줄이고, 단전자 소자 회로 또는 양자전자 소자 회로와 외부간을 격리시켜 외부 잡음에 민감한 단전자 소자 회로를 보호한다는 특징이 있다.

公开(公告)号：KR1020000034646A

公开(公告)日：2000-06-26

申请号：KR1019980052020

申请日：1998-11-30

Applicant: 한국전자통신연구원

Inventor： 박경완 ,  이성재 ,  신민철 ,  박문호

IPC: H01L21/335

Abstract: PURPOSE: The poly-silicon gate of a field effect transistor is formed by shortening the length of a gate extremely shorter than the wave length of the light source which is used in the lithography process. CONSTITUTION: The method of forming the poly-silicon gate of a field effect transistor is that a poly-silicone gate is formed vertically to a conduction channel by the lithography process, and by the etching process and the side oxidation process of the poly -silicon gate, the gate length is decreased less than a fixed wire-width in accordance with the lithography process. Also the miniaturization of an electronic substrate, an ultra-miniature length of the gate, and the shorten distance between a source and a drain through the above process may show up a quantum yield and may be used for the transistor device fabrication of a silicon quantum yield having the ultra-high velocity and the multi-function.

Abstract translation: 目的：场效应晶体管的多晶硅栅极通过缩短与光刻工艺中使用的光源的波长相比非常短的栅极的长度来形成。 构成：形成场效晶体管的多晶硅栅极的方法是通过光刻工艺垂直于导电沟道形成聚硅氧烷栅极，并且通过多晶硅的蚀刻工艺和侧面氧化工艺 栅极，根据光刻工艺，栅极长度小于固定的线宽。 此外，通过上述过程，电子衬底的小型化，栅极的超小型长度以及源极和漏极之间的缩短距离可以显示量子产率，并且可以用于晶体管器件制造硅量子 产量具有超高速和多功能。

公开(公告)号：KR100199024B1

公开(公告)日：1999-06-15

申请号：KR1019950054535

申请日：1995-12-22

Applicant: 한국전자통신연구원

Inventor： 박경연 ,  이성재 ,  신민철

IPC: H01L29/772

CPC classification number: B82Y10/00 ,  H01L29/127 ,  H01L29/66939 ,  H01L29/772 ,  H01L29/7786

Abstract: 본 발명은 평면 공명관통 트랜지스터에 관한 것으로, 여러개의 가느다란 분리 게이트에 음 전압을 걸었을 때 형성되는 포텐샬 장벽에 의하여 두 부분의 비대칭 0차원 영역을, 즉 두개의 비대칭 양자점을 형성하고 순방향 양단자 전압을 걸었을 때, 두번의 공명관통 현상을 순차적으로 일으키게 하는 것으로, 이 두번의 순차적 공명관통 현상과 세번째 포텐샬 장벽의 높이를 낮게 하므로써, 공명관통 전류를 극대화할 수 있다.

公开(公告)号：KR1019990024762A

公开(公告)日：1999-04-06

申请号：KR1019970046102

申请日：1997-09-08

Applicant: 한국전자통신연구원

Inventor： 박경완 ,  이성재 ,  신민철

IPC: H01L29/00

Abstract: 본 발명은 반도체 소자의 다중 채널 교환 소자에 관한 것으로, 특히 인접한 게이트 전압에 대해 주기적인 전기 전도도 특성을 보이는 전자섬 또는 양자섬을 통한 단전자 터널링 현상을 이용한 다중 채널 교환 소자에 관한 것이다.
단전자 터널링 효과는 전자의 양자화 성질과 터널링 현상, 그리고 쿨롱 법칙에 의한 전자기력을 바탕으로 한 현상으로써, 공간적으로 잘 고립되어 있으며 터널링에 의해서만 전자의 출입이 가능한 전자섬을 대상으로 나타난다.
본 발명에서는 입력되는 전압을 선형으로 배열된 전자섬에 분배시켜 그 중 특정한 전자섬만이 전도도가 높아지도록 하고 그 결과 그 전자섬을 통과하는 채널만이 열리도록 하는 성질을 이용한다.

公开(公告)号：KR100176237B1

公开(公告)日：1999-03-20

申请号：KR1019950047863

申请日：1995-12-08

Applicant: 한국전자통신연구원

Inventor： 이성재 ,  박경완 ,  신민철

IPC: H01L41/107

CPC classification number: H01L29/7849 ,  H01L29/78 ,  H01L29/786 ,  H01L29/84

Abstract: 본 발명은 초 박막의 Mo - C로 된 압 저항체위에 압전막이 형성되고 이 압전막 위에 게이트전극이 형성되어 있는 구조를 갖는 박막 트랜지스터 및 그의 제조방법에 관한 것이다. 본 발명의 박막 트랜지스터는 게이트전극에 인가되는 전압의 세기에 대응하여 발생하는 전기장에 의해 압전막에 발생하는 힘을 이용하여 압 저항체에 압력이 가해져 압 저항체의 저항이 변화되도록 함으로써 트랜지스터의 소오드단자로부터 게이트단자로 흐르는 전류량을 제어하도록 동작한다.
본 발명의 트랜지스터는 종래의 트랜지스터의 제조방법에서와 채널, 소오스 및 드레인영역을 형성하기 위한 마스킹용 패턴 형성공정 및 불순물주입공정 등이 불필요하므로 제조공정이 간단하고 또한 채널에 해당하는 압 저항체를 평면상에 형성할 수 있으므로 3 차원 구조를 갖는 박막 트랜지스터를 제조할 수 있으며 종래의 박막 트랜지스터를 대체할 수 있다.

公开(公告)号：KR100170188B1

公开(公告)日：1999-02-01

申请号：KR1019950047861

申请日：1995-12-08

Applicant: 한국전자통신연구원

Inventor： 박경완 ,  이성재 ,  신민철

IPC: H01L29/70

Abstract: 본 발명은 평면 공명관통 다이오드에 관한 것으로서, 반절연성 GaAs의 반도체 기판과, 상기 반도체 기판의 상부에 형성된 불순물이 도핑되지 않은 GaAs의 버퍼층과, 상기 버퍼층의 상부에 형성된 불순물이 도핑되지 않은 AlGaAs의 스페이서층, 상기 스페이서층의 상부에 형성된 N형 불순물이 도핑된 AlGaAs의 도핑층과, 상기 도핑층 상부의 소정 부분에 채널 영역에 의해 소정 거리 이격되어 형성된 N형 불순물이 도핑된 GaAs의 캡층과, 상기 캡층의 상부에 형성된 오믹 전극과, 상기 오믹전극의 하부 캡층에서 상기 버퍼층 까지 상기 오믹전극과 합금되어 형성된 오믹 접촉 영역과, 상기 버퍼층 상부의 상기 오믹 접촉 영역 사이에 형성된 2차원 전자 기체층과, 상기 도핑층의 채널 영역 상부에 채널의 폭 방향으로 길게 형성된 제1, 제2 및 제3 게이트 전극을 포함한� ��. 따라서, 공명관통 전류를 극대화하므로 높은 음미분저항을 얻을 수 있고, 다수의 게이트 전압을 조절할 수 있으므로 공명 관통 전류를 조절할 수 있으며, 또한, 다른 특성을 갖는 반도체 소자와의 집적화가 가능하다.

公开(公告)号：KR100155302B1

公开(公告)日：1998-10-15

申请号：KR1019940032100

申请日：1994-11-30

Applicant: 한국전자통신연구원

Inventor： 이성재 ,  박경완 ,  신민철

IPC: H01L29/786 ,  H01L29/78

Abstract: 본 발명은 전계효과 트랜지스터의 전자 통로의 재료로서 Mo-C 초박막을 사용한 금속 전계효과 트랜지스터에 관한 것이다.
Mo-C는 전기적으로 연속적인 초박막의 형태로 쉽게 만들어진다.
또한, Mo-C는 높은 용융점 및 강도 등의 재질 뿐 아니라, 초박막 구조의 안정성 때문에 손쉽게 상온에서 초박막으로 만들 수 있는 성질들을 가지고 있기 때문에 초박막 금속 전계효과 트랜지스터의 금속재료로서 아주 적합하다.

公开(公告)号：KR1019980044985A

公开(公告)日：1998-09-15

申请号：KR1019960063142

申请日：1996-12-09

Applicant: 한국전자통신연구원

Inventor： 박경완 ,  이성재 ,  신민철

IPC: H01L21/335

Abstract: 본 발명은 전계효과 트랜지스터 및 그 제조 방법에 관한 것으로, 포화 드레인 전류의 량을 증가시키기 위하여 드레인측의 부도체층을 소오스측보다 얇게 형성하므로써 일정한 게이트 전압 조건하에서의 포화 드레인 전압이 증가될 수 있도록 한 금속-부도체-반도체 전계효과 트랜지스터(Metal-Insulator-Semiconductor Field Effect Transistor)의 구조와 그 제조 공정에 관한 것이다.