公开(公告)号：KR1019950010763B1

公开(公告)日：1995-09-22

申请号：KR1019930026315

申请日：1993-12-03

Applicant: 한국전자통신연구원

Inventor： 송원철 ,  오창준 ,  이종렬 ,  송방섭

IPC: H03M1/36

CPC classification number: H03M1/361 ,  Y10T307/826

Abstract: The circuit consists of two or more switching parts which operate based on predetermined block signal. Each switching part is provided with voltage distribution capacitors. Three reference voltage sources are connected to respective switching parts and the reference voltages are distributed by the capacitors. The output voltage is expressed by Vri=(VR*Ci2+VSS*Ci1)/(Ci2+Ci2), where C1 and C2 are capacitance values of the first and second capacitors respectively. An exact refernce voltage level is provided, a power consumption is reduced, and a switching noise is prevented.

Abstract translation: 该电路由基于预定块信号操作的两个或更多个开关部分组成。 每个开关部分都配有电压分配电容器。 三个参考电压源连接到相应的开关部分，参考电压由电容器分配。 输出电压由Vri =（VR * Ci2 + VSS * Ci1）/（Ci2 + Ci2）表示，其中C1和C2分别是第一和第二电容器的电容值。 提供精确的参考电压电平，降低功耗，并且防止开关噪声。

公开(公告)号：KR1019950022092A

公开(公告)日：1995-07-26

申请号：KR1019930026314

申请日：1993-12-03

Applicant: 한국전자통신연구원

Inventor： 송원철 ,  오창준 ,  이종렬 ,  최해욱 ,  송방섭

IPC: H03K5/22

Abstract: 본 발명은 휴대용 기기 등과 같이 전력소비를 최소화 시키려는 장치에 적용할 수 있는 초 저소비전력의 비교기를 제공하는 것에 목적이 있는 것으로, 본 발명의 회로는 입력전압신호들(V1,V2)을 전류신호들로 변환하는 역할을 하는 두개의 트랜지스터(1101,1102)와, 래치동작이 수행될 때(즉, 래치신호(L
A )가 하이레벨일 때)에는 도통 상태로 되어 상기 전류신호들이 출력단(1124,1125)에 전달되게 하는 스위치용 트랜지스터(1103,1104)와, 이 트랜지스터들(1103,1104)와 직렬로 연결되고 정궤환구조를 이루며 제1의 전원(V
DD )으로 부터 각각 제공되는 신호들을 증폭하여 비교대상 입력신호의 논리레벨을 결정하는 트랜지스터들(1105,1106)과, 상기 트랜지스터들(1105,1106)과 병렬로 각각 연결되고 래치 동작이 수행되지 않을 때 상기 출력단(1124,1125)각각이 하이레벨을 유지 도록 하는 트랜지스터들(1107,1108)과, 상기 출려단 1124 및 1125 각각의 전위에 따라서 상기 트랜지스터 1105와 1106 각각의 제어단자로 각각 공급되는 전위가 상기 입력신호 V1 및 V2 각각의 전위 또는 접지 전위(V
SS )와 동일하도록 하여 상기 트랜지스터 1105 및 1106을 부도통시킴으로써 소비전류가 0이 되게 하는 트랜지스터들(1109,1110,1151,1152)를 포함한다.

公开(公告)号：KR100363888B1

公开(公告)日：2002-12-11

申请号：KR1020000003867

申请日：2000-01-27

Applicant: 한국전자통신연구원

Inventor： 이종렬 ,  오창준 ,  권종기 ,  송원철 ,  정희범 ,  조한진

IPC: H03K5/06

Abstract: 본 발명은 통신용 아날로그 집적회로(analog IC)에 사용되는 직류 오프셋(DC offset) 보정을 위한 트리밍회로 및 상기 트리밍회로에 사용되는 트리밍용 퓨징셀에 관한 것이다.
본 발명에 따른 오프셋 트리밍회로는, 정보를 저장하고 있는 퓨징셀이 배열된 퓨징셀 어레이와, 상기 퓨징셀 어레이에 저장된 정보를 읽어와서 판별하여 출력하는 비교기를 포함하고, 상기 퓨징셀은, 퓨징되지 않은 상태에서는 저항값이 매우 작고, 과전류가 흐르면 퓨징되어 저항값이 매우 커지는 퓨징대상저항과; 일단이 상기 퓨징대상저항의 일단과 접속되고, 저항값이 퓨징되지 않은 상태에서의 퓨징대상저항의 저항값보다는 매우 크고 퓨징된 퓨징대상저항의 저항값보다는 매우 작은 기준저항; 상기 퓨징대상저항의 타단과 접속되고, 상기 퓨징대상저항을 퓨징하기 위한 퓨징신호가 액티브되면 스위치 온되어 상기 퓨징대상저항에 과전류가 흐르도록 하는 퓨징선택수단; 및 상기 퓨징대상저항의 퓨징상태를 읽기 위해 셀 선택신호가 액티브되면 상기 퓨징대상저항과 기준저항에 전류가 흐르도록 스위치 온되어 상기 퓨징대상저항과 기준저항의 저항치를 상기 비교기에게 출력하는 셀 선택수단을 포함한다.

公开(公告)号：KR100358358B1

公开(公告)日：2002-10-25

申请号：KR1020000003866

申请日：2000-01-27

Applicant: 한국전자통신연구원

Inventor： 권종기 ,  오창준 ,  이종렬 ,  송원철 ,  정희범 ,  조한진

IPC: H03D7/10

Abstract: 본 발명은 고속의 동작 영역에서 DC 오프셋 특성을 개선하여 저 전력을 실현하며, 하나의 낮은 대역에서 다른 높은 대역으로 신호 주파수를 변환할 수 있게 하는 고 대역통과 특성에 의해 DC 오프셋 특성을 개선한 주파수 혼합기 회로를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은, 고속 동작 영역의 주파수 합성을 위한 주파수 혼합기 회로에 있어서, 외부로부터 공급받은 입력 신호 및 기준 전원을 차동 형태의 입력 전압 신호와 기준 전압으로 변환하는 입력 신호 및 기준 전원 공급부(10); 상기 입력 신호 및 기준 전원 공급부(10)로부터 공급된 차동 형태의 입력 전압 신호를 증폭하는 연산증폭기 특성을 포함하여 차동 출력 전류로 변환하는 전압-전류 변환부(20); 상기 전압-전류 변환부(20)로부터의 입력 신호 주파수와 외부로부터 인가받은 클럭 신호의 주파수를 혼합하여 변환하는 주파수 혼합부(30) 및; 상기 주파수 혼합부(30)로부터 주파수가 변환된 전류를 공급받아 출력 부하 저항을 통한 출력 전압 신호를 발생하는 출력 신호 발생부(40)를 포함하여 이루어지고, 상기 전압-전류 발생기(20)에서 연산증폭기(21) 회로와 전압-전류 변환기(22) 사이에 접속된 고 대역 특성부의 고 대역 특성에 의해 전압 이득 및 DC 오프셋을 축소하고 이에 따른 차동 출력 전류를 발생하는 것을 특징으로 하여 구성된다.

公开(公告)号：KR1020010076616A

公开(公告)日：2001-08-16

申请号：KR1020000003867

申请日：2000-01-27

Applicant: 한국전자통신연구원

Inventor： 이종렬 ,  오창준 ,  권종기 ,  송원철 ,  정희범 ,  조한진

IPC: H03K5/06

CPC classification number: G11C17/18 ,  G11C17/16

Abstract: PURPOSE: A fusing cell for trimming offset and offset trimming circuit is provided to improve the reliability of a circuit and diversify applying range, and reduce costs by increasing final chip yield. CONSTITUTION: A fusing cell basically provides a fusing function for storing data and a reading function for reading the data. The fusing cell includes a fusing object resistor(R1) and a reference resistor(R2) coupled in parallel each other and have other resistance. Two transistors(MS1 and MS2) select a fusing cell to read stored data, while two transistor(ML1 and ML2) is used for fusing the cell. The size of the transistors(MS1 and MS2) are bigger than the transistor(ML1 and ML2). Accordingly, the manufacturing yield is increased due to merely increase the number of the array bit.

Abstract translation: 目的：提供用于修整偏移和偏移微调电路的熔断电路，以提高电路的可靠性并使应用范围多样化，并通过提高最终的芯片产量来降低成本。 构成：融合单元基本上提供了一种用于存储数据的定影功能和用于读取数据的读取功能。 定影单元包括熔接对象电阻器（R1）和参考电阻器（R2），它们彼此并联并具有其它电阻。 两个晶体管（MS1和MS2）选择一个熔丝单元读取存储的数据，而两个晶体管（ML1和ML2）用于熔化单元。 晶体管（MS1和MS2）的大小大于晶体管（ML1和ML2）。 因此，由于仅增加了阵列位的数量，所以制造产量增加。

公开(公告)号：KR100261309B1

公开(公告)日：2000-07-01

申请号：KR1019970069522

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이종렬 ,  송원철 ,  김경수 ,  정기욱 ,  유창식 ,  김석기 ,  김원찬

IPC: H03B5/02

Abstract: PURPOSE: An LC resonant voltage-controlled oscillator is provided which is able to be integrated into a chip to reduce the area of the chip and the number of external components to decrease costs, and has a wide controllable frequency domain when applied to a PLL. CONSTITUTION: An LD resonant voltage-controlled oscillator includes the first inductor(L31) one end of which is connected to a power supply and the second inductor(L32) one end of which is connected to the power supply, and the first active element(M1) whose drain is connected to the other end of the first inductor. The oscillator further has the second active element(M2) whose drain is connected to the other end of the second inductor and the gate of the first active element and whose gate is connected to the drain of the first active element, and a current supply(I) one end of which is connected to the sources of the first and second active elements. The oscillator also has the third active element(M3) whose gate is connected to the other end of the first inductor and whose source and drain are connected to a control voltage, and the fourth active element(M4) whose gate is connected to the other end of the second inductor and whose source and drain are connected to the control voltage.

Abstract translation: 目的：提供一个LC谐振压控振荡器，可以集成到芯片中，以减少芯片的面积和外部元件的数量，降低成本，并且在应用于PLL时具有广泛的可控频域。 构成：LD谐振压控振荡器包括第一电感器（L31），其一端连接到电源，第二电感器（L32）的一端连接到电源，第一有源元件（ M1），其漏极连接到第一电感器的另一端。 振荡器还具有第二有源元件（M2），其漏极连接到第二电感器的另一端和第一有源元件的栅极，其栅极连接到第一有源元件的漏极，以及电流源 I），其一端连接到第一和第二有源元件的源极。 振荡器还具有第三有源元件（M3），其栅极连接到第一电感器的另一端并且其源极和漏极连接到控制电压，并且第四有源元件（M4）的栅极连接到另一个 第二电感的端部，其源极和漏极连接到控制电压。

公开(公告)号：KR100236963B1

公开(公告)日：2000-01-15

申请号：KR1019960069807

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 김욱 ,  권종기 ,  이종렬 ,  오창준 ,  송원철

IPC: H03K19/0948

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
캐패시터를 사용한 CMOS 클럭 버퍼회로.
2. 발명이 해결하려고 하는 기술적 과제
저전력/고속의 동작을 구현할 수 있는 클럭 버퍼를 제공하고자 함.
3. 발명의 해결방법의 요지
nMOS와 pMOS 트랜지스터의 드레인을 서로 연결하고, 입력단은 따로 입력단과 캐패시터를 통하여 연결하고, 각 트랜지스터의 게이트 전압은 임계부근의 값을 갖도록 바이어스하여, 입력 신호가 조금만 변화하여도 nMOS, pMOS 트랜지스터는 빠른 시간내에 온/오프할 수 있도록 하여, 종래의 인버터구조가 갖는 전원단에서 접지전위로 흐르는 전류를 최소화하고, 적은 양의 소모전력으로도 빠른 상승 및 하강 시간을 얻게 함.
4. 발명의 중요한 용도
모든 IC 소자의 클럭 입력단에 유용함.

公开(公告)号：KR100228384B1

公开(公告)日：1999-11-01

申请号：KR1019960058509

申请日：1996-11-27

Applicant: 한국전자통신연구원

Inventor： 권종기 ,  김규동 ,  김욱 ,  오창준 ,  이종렬 ,  송원철 ,  김경수

IPC: G11C5/14

CPC classification number: H03K17/223

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
집적회로 내장형 공급전원 지연회로.
2. 발명이 해결하려고 하는 기술적 과제
그 구조가 단순하고, 커패시턴스 또는 MOS 커패시턴스에서의 전류 방전에 의한 지연 및 음 되돌림(negative feedback)에 의한 재생 동작으로 일정 시점후 매우 안정된 공급전원을 인가하도록 하고자 함.
3. 발명의 해결방법의 요지
공급전압을 충전하는 수단과 전류를 공급하는 수단과 충전수단의 출력값을 반전시키는 수단과 반전수단의 출력 값에 의해 제어되어 전류공급수단의 출력을 스위칭하는 수단과 스위칭수단의 제어를 받아 충전수단의 출력 값을 방전시키는 전류반복수단과 반전수단의 출력값에 의해 제어되어 충전수단의 출력 값을 접지전위로 변환시키는 전위값 변환수단, 및 반전수단의 출력값을 입력받아 반전, 비반전된 신호를 출력하는 버퍼링수단을 구비함.
4. 발명의 중요한 용도
안정된 공급전원을 요하는 집적회로에 이용됨.

公开(公告)号：KR100224310B1

公开(公告)日：1999-10-15

申请号：KR1019960062144

申请日：1996-12-05

Applicant: 한국전자통신연구원

Inventor： 이종렬 ,  김욱 ,  권종기 ,  오창준 ,  송원철 ,  김경수

IPC: H03B5/00

CPC classification number: H03L5/00 ,  H03B5/1209 ,  H03B5/1215 ,  H03B5/1221 ,  H03B5/1228 ,  H03B5/1243 ,  H03B2200/0066 ,  H03B2200/0082 ,  H03B2200/0086 ,  H03B2200/0088 ,  H03B2200/0098 ,  H03B2201/0208 ,  H03B2202/012 ,  H03B2202/06

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
CMOS로 구현한 전압제어발진회로.
2. 발명이 해결하려고 하는 기술적 과제
기존의 LC-탱크(tank)의 회로에 새로운 구조의 전압진폭 제어루프와 출력의 공통모드 피드백 회로를 적용하여 위상 잡음을 줄이고 전력소모도 줄이고자 함.
3. 발명의 해결방법의 요지
소정의 발진전압을 출력하는 LC-탱크 발진부와, 상기 LC-탱크 발진부의 출력을 입력받아 출력 양단의 공통모드 잡음을 제거하는 출력 공통모드 피드백부와, 상기 출력 공통모드 피드백부를 거친 LC-탱크 발진 출력 양단전압 차에 따라 상기 LC-탱크 발진부의 바이어스 전류를 제어함으로 발진전압의 크기를 제어하는 접압 진폭제어부를 구비함.
4. 발명의 중요한 용도
이동통신 시스템용 주파수 합성기에 이용됨.

公开(公告)号：KR100204591B1

公开(公告)日：1999-06-15

申请号：KR1019960054853

申请日：1996-11-18

Applicant: 한국전자통신연구원

Inventor： 김욱 ,  권종기 ,  이종렬 ,  오창준 ,  송원철

IPC: H03D7/00

CPC classification number: H03D7/1441 ,  H03D7/1458 ,  H03D7/1466 ,  H03D2200/0088

Abstract: 본 발명은 복제 전압-전류 변환기를 사용한 혼합기에 관한 것으로, 특히 고속에서 동작하는 혼합기(mixer)가 낮은 출력 저항을 갖도록 하기 위한 종래의 혼합기는 많은 전력이 소모되므로 본 발명에서는 복제 전압-전류(VI) 변환기를 사용하여 이의 출력 전류를 별도의 증폭기를 사용하여 피드백(feedback) 시키므로써 증폭기의 이득만큼 선형성이 개선되도록 한 혼합기에 관해 개시된다.