-
公开(公告)号：KR101299225B1
公开(公告)日：2013-08-22
申请号：KR1020090111133
申请日：2009-11-17
IPC: H04B7/04
Abstract: 다중 입출력 통신 시스템의 신호 검출 방법 및 그 장치는, 복수의 송신 안테나를 통하여 전송되는 신호들을 복수의 수신 안테나를 이용하여 수신하는 다중 입출력 통신 시스템에서, 수신 신호로부터 검출하고자 하는 심볼의 위치를 결정하는 행렬을 첫 번째 심볼 검출 단계에서만 산출한다. 그리고 이후 단계부터는 이전 단계에서 산출된 행렬로부터 간단한 연관 관계를 통하여 현 단계에서의 행렬을 획득하여 검출하고자 하는 심볼의 위치를 결정한다.
MIMO, MMSE, MMSE-SIC, 심볼검출-
公开(公告)号：KR101018855B1
公开(公告)日：2011-03-04
申请号：KR1020080129455
申请日：2008-12-18
IPC: H04W72/04
CPC classification number: H04W72/042
Abstract: 본 발명은 자원 할당 정보 전송 방법 및 그 장치에 관한 것이다.
자원 할당 정보를 전송하는 장치는 고정 할당 영역에 신규 단말에 대한 무선자원을 고정할당 하는 경우, 무선 자원을 할당하는 자원 할당 방식을 판별하고, 자원 할당 방식에 따라 할당이 이루어진 자원의 할당 형태를 판별하여, 판별된 자원 할당 방식 및 자원의 할당 형태를 토대로 할당된 자원에 대한 할당 정보를 복수의 정보 표시 방식 중 하나의 정보 표시 방식을 선택한다. 다음, 선택된 표시 방식을 토대로 상기 자원 할당 정보를 구성하여 자원 할당 정보를 전송 한다.
이로써, 본 발명은 패킷 통신방식의 이동통신 시스템에서는 고정할당 방식으로 데이터를 전송하여, 하향링크 맵의 크기를 최소로 할 수 있다.
Fixed Allocation, Circuit mode-
公开(公告)号：KR100912508B1
公开(公告)日：2009-08-17
申请号：KR1020070119825
申请日：2007-11-22
CPC classification number: H04L25/067 , H04L25/03203 , H04L2025/03426
Abstract: 본 발명은 후보 벡터 검출 방법 및 이를 이용한 송신 심볼 검출 방법에 관한 것이다.
본 발명에 따르면, 공간 다중화 방식을 사용하는 다중 송수신 시스템에서 수신기는 재정렬된 복수의 레이어 중 마지막 행에 위치하는 레이어에 해당하는 후보 벡터들을 선택하고, 그 다음 레이어의 성상점들을 선택된 후보 벡터 별로 차례대로 나열한다. 그리고, 나열된 성상점들 중에서 복수의 임시성상점을 선택하고, 임시성상점들의 누적비용을 산출하여 최소누적비용을 보이는 성상점에 대응하여 후보 벡터를 선택한다. 이후, 후보 벡터로 선택된 성상점 대신 새로운 임시성상점을 선택하고 선택된 임시성삼점의 누적비용과 나머지 임시성상점들의 누적비용을 비교하여 또 다른 후보 벡터를 선택한다.
공간 다중화, MIMO, 다중 송수신 시스템, 후보 벡터, 송신 심볼, 로그우도비-
公开(公告)号：KR1020090059394A
公开(公告)日：2009-06-11
申请号：KR1020070126234
申请日：2007-12-06
CPC classification number: H04L25/067 , H04L25/03006 , H04L2025/03426
Abstract: A method for calculating a soft decision value and a method for detecting a transmitting signal are provided to perform a high performance and a low complexity by calculating a soft decision value about each bit of a transmitting signal with a critical value. A plurality of data streams is re-arranged(S102). A plurality of vectors is selected by using a plurality of data streams(S103). A plurality of metrics corresponding to each vector is calculated based on a square root of Euclidean distance on a plurality of vectors. A soft decision value about each bit of the transmitting signal is calculated by using a critical value calculated by a plurality of metrics(S104). The transmitting signal is detected based on the soft decision value(S105).
Abstract translation: 提供了一种计算软判决值的方法和一种用于检测发送信号的方法，通过计算具有临界值的发送信号的每个位的软判决值来执行高性能和低复杂度。 重新布置多个数据流（S102）。 通过使用多个数据流来选择多个向量（S103）。 基于多个向量上的欧几里德距离的平方根来计算与每个向量对应的多个度量。 通过使用由多个度量计算的临界值来计算关于发送信号的每个位的软判定值（S104）。 基于软判决值检测发送信号（S105）。
-
公开(公告)号：KR1020080052832A
公开(公告)日：2008-06-12
申请号：KR1020060124509
申请日：2006-12-08
IPC: H03M13/11
CPC classification number: H03M13/116 , H03M13/6502
Abstract: A quasi-cyclic low density parity check coding method and an apparatus thereof are provided to improve a data processing speed of a high speed by shifting a parity check matrix to a bi-direction. A quasi-cyclic low density parity check coding apparatus includes an input aligning module(210), a parity check matrix input module(220), a row multiplying calculation module(230), a first calculation module(240), a second calculation module(250), and an output aligning module(260). The input aligning module receives and aligns an input bit for a coding. The parity check matrix input module provides a shift index for shifting the aligned input bit. The row multiplying calculation module shifts the input bit to a left or right side based on the shift index, and calculates a first parity part using the shifted input bit. The first calculation module calculates a coding result value for each of components of the input bit using the first parity part. The second calculation module calculates a second parity part from the coding result value calculated by the first parity part and the first calculation module. The output aligning module calculates and outputs the quasi-cyclic low density parity check coding value using the input bit, the first parity part and the second parity part.
Abstract translation: 提供准循环低密度奇偶校验编码方法及其装置，通过将奇偶校验矩阵移动到双向来提高高速数据处理速度。 准循环低密度奇偶校验编码装置包括输入对准模块（210），奇偶校验矩阵输入模块（220），行乘法运算模块（230），第一计算模块（240），第二计算模块 （250）和输出对准模块（260）。 输入对准模块接收并对准用于编码的输入位。 奇偶校验矩阵输入模块提供用于移位对齐输入位的移位指数。 行乘法运算模块基于移位指数将输入位移位到左侧或右侧，并使用移位输入位来计算第一奇偶校验位。 第一计算模块使用第一奇偶校验部分计算输入比特的每个分量的编码结果值。 第二计算模块根据由第一奇偶校验部分和第一计算模块计算的编码结果值计算第二奇偶校验部分。 输出对准模块使用输入比特，第一奇偶校验部分和第二奇偶校验部分来计算并输出准循环低密度奇偶校验编码值。
-
Patent Agency Ranking
公开(公告)号：KR1020070061437A
公开(公告)日：2007-06-13
申请号：KR1020060124539
申请日：2006-12-08
Applicant: 한국전자통신연구원 , 삼성전자주식회사 , 에스케이브로드밴드주식회사 , 에스케이텔레콤 주식회사 , 주식회사 케이티
CPC classification number: H04L1/22 , H03M13/05 , H03M13/27 , H04L1/0042 , H04L1/0057 , H04L1/0071
Abstract: A channel encoder of a wireless communication system is provided to improve a processing speed by being implemented in parallel for being capable of being calculated in a bite unit. A channel encoder of a wireless communication system includes a CRC encoder(100), a randomizer(200), a CTC encoder(300), an interleaver(400), a symbol selector(500), and a symbol repeater(600). The CRC encoder(100) receives N-bit data in parallel and adds an additional bit. The randomizer(200) receives the N-bit data in parallel which is outputted from the CRC coder(100). The CTC encoder(300) encodes an information bit to a specific format according to a predetermined encoding ratio for the data outputted from the randomizer(200). The interleaver(400) mixes and outputs the data outputted from the CTC encoder(100). The symbol selector(500) cuts unnecessary bits to match the encoding ratio for the data outputted from the inverleaver(400). The symbol repeater(600) repeats and outputs the data outputted from the symbol selector(500).
Abstract translation: 提供无线通信系统的信道编码器，以通过并行实现以便能够在咬入单元中计算来提高处理速度。 无线通信系统的信道编码器包括CRC编码器（100），随机化器（200），CTC编码器（300），交织器（400），符号选择器（500）和符号中继器（600）。 CRC编码器（100）并行接收N位数据，并附加一位。 随机化器（200）并行地接收从CRC编码器（100）输出的N位数据。 CTC编码器（300）根据从随机发生器（200）输出的数据的预定编码比，将信息位编码为特定格式。 交织器（400）混合并输出从CTC编码器（100）输出的数据。 符号选择器（500）切换不必要的位以匹配从逆变器（400）输出的数据的编码比。 符号中继器（600）重复并输出从符号选择器（500）输出的数据。
-
公开(公告)号：KR1020070060457A
公开(公告)日：2007-06-13
申请号：KR1020050119881
申请日：2005-12-08
Applicant: 한국전자통신연구원 , 삼성전자주식회사 , 에스케이텔레콤 주식회사 , 에스케이브로드밴드주식회사 , 주식회사 케이티
IPC: H04B1/06
Abstract: A method and an apparatus for operating a WiBro(Wireless Broadband Internet) system channel decoder at high speed are provided to double decoding speed by installing a forward operation part and a reverse operation part in implementing a MAP decoder, the core block of a CTC(Convolutional Turbo Code) decoder, and executing decoding at both operation parts at the same time. A combining block(7) executes simple addition operation, without using division operation. A reverse symbol selector(8), a randomizer(11), and a CRC block(12) execute byte-unit operation. In calculating the probabilistic weight of a MAP decoder in a CTC decoder, forward state matric operation and reverse state matric operation are executed in parallel. Decoding time can be shortened by half by executing probabilistic weight operation from a time of N/2 after storing the results of forward state matric operation and reverse state matric operation in their respective memories.
Abstract translation: 提供了一种用于以高速操作WiBro（无线宽带因特网）系统信道解码器的方法和装置，通过在实现MAP解码器中安装前向操作部分和反向操作部分来提高解码速度，即CTC的核心块 卷积Turbo码）解码器，并且同时在两个操作部分执行解码。 组合块（7）执行简单的相加操作，而不使用分割操作。 反向符号选择器（8），随机化器（11）和CRC块（12）执行字节单元操作。 在计算CTC解码器中MAP解码器的概率权重时，并行执行正向状态矩阵运算和反向矩阵运算。 在将前向状态矩阵运算和反向矩阵运算的结果存储在各自的存储器中之后，通过从N / 2的时刻执行概率权重运算，可以将解码时间缩短一半。
-
公开(公告)号：KR100666399B1
公开(公告)日：2007-01-09
申请号：KR1020040104455
申请日：2004-12-10
Applicant: 한국전자통신연구원
CPC classification number: H04L1/005
Abstract: 본 발명은 LLR 근사 방법을 이용하여 반복 복호하는 수신기 및 그 신호 처리 방법에 관한 것이다. 본 발명에 따르면, 채널의 손상으로 인해 발생되는 에러를 교정하기 위해 반복 복조하는 경우 사용되는 지수 및 로그 계산을 포함하는 계산식에 대해서, 새로운 근사 방법을 제안함으로써 낮은 복잡도를 유지하면서도 성능 열화가 줄일 수 있다.
LLR, MAP, Max-Log-MAP, 복조, 복호-
公开(公告)号：KR1020040044590A
公开(公告)日：2004-05-31
申请号：KR1020020072642
申请日：2002-11-21
Applicant: 한국전자통신연구원
IPC: H03M13/11
CPC classification number: H03M13/1177 , H03M13/116 , H03M13/1182
Abstract: PURPOSE: An encoder by using a low density parity check code(LDPC) and a method of encoding by using the same are provided to create the parity check matrix having a high-girth by using a regular encoder at a high speed. CONSTITUTION: An encoder by using a low density parity check code(LDPC) includes a parity check matrix creator and a codeword creator. The codeword creator is provided with an AB-divider, a pivoting part, a bit inversion part, an LU divider and codeword creator. The AB-divider divides the H-matrix into an A-matrix and a B-matrix. The pivoting part performs the pivoting for the H-matrix. The bit inversion part performs the bit inversion for the pivoted matrix. The LU-divider divides the A-matrix into an L-matrix and an U-matrix. And, the codeword creator generates the codeword by logically operating the A, B, L and U matrices.
Abstract translation: 目的：提供通过使用低密度奇偶校验码（LDPC）的编码器和使用该编码器的编码方法，以通过高速使用常规编码器来创建具有高周长的奇偶校验矩阵。 构成：通过使用低密度奇偶校验码（LDPC）的编码器包括奇偶校验矩阵创建器和码字创建器。 码字创建器设置有AB分频器，枢转部分，位反转部分，LU分频器和代码字创建器。 AB分频器将H矩阵分成A矩阵和B矩阵。 枢转部分执行H矩阵的枢转。 位反转部分执行枢转矩阵的位反转。 LU分频器将A矩阵分成L矩阵和U矩阵。 而且，码字创建者通过逻辑地操作A，B，L和U矩阵来生成码字。
-
公开(公告)号：KR100430526B1
公开(公告)日：2004-05-10
申请号：KR1020010079320
申请日：2001-12-14
Applicant: 한국전자통신연구원
IPC: G06F7/44
Abstract: PURPOSE: A fixed-width multiplier applying a modified booth decoder and a multipling method thereof are provided to definitely compensate for errors of lower bits by applying a modified booth decoder to a multiplication operator. CONSTITUTION: A multiplication operator receives a booth code modified corresponding to a bit sequence of an N bit multiplier, and a bit sequence of an N bit multiplicand, and outputs each partial multiplication result. The multiplication operator calculates an error compensation bias corresponding to the lower N-1 bit multiplication result by using all the partial multiplication results used in calculating the lower N-1 bit multiplication result. The operator calculates an upper N bit multiplication result by using the partial multiplication results and the error compensation bias.
Abstract translation: 目的：提供一种应用修改的小室解码器的固定宽度乘法器及其多重方法，以通过将修改的小室解码器应用于乘法运算符来明确地补偿较低位的误差。 构成：乘法运算器接收对应于N位乘法器的位序列和N位被乘数的位序列而修改的booth编码，并输出每个部分乘法结果。 乘法运算器通过使用在计算较低N-1位乘法结果中使用的所有部分乘法结果来计算对应于较低N-1位乘法结果的误差补偿偏差。 运算符通过使用部分相乘结果和误差补偿偏差来计算较高的N位乘法结果。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.027 seconds)
