公开(公告)号：AU2020237597A1

公开(公告)日：2021-06-10

申请号：AU2020237597

申请日：2020-02-28

Applicant: IBM

Inventor： BORNTRAEGER CHRISTIAN ,  IMBRENDA CLAUDIO ,  BUSABA FADI ,  BRADBURY JONATHAN ,  HELLER LISA

IPC: G06F21/12 ,  G06F9/455 ,  G06F21/51 ,  G06F21/53 ,  G06F21/57 ,  G06F21/62 ,  G06F21/74

Abstract: A method is provided by a secure interface control of a computer that provides a partial instruction interpretation for an instruction which enables an interruption. The secure interface control fetches a program status word or a control register value from a secure guest storage. The secure interface control notifies an untrusted entity of guest interruption mask updates. The untrusted entity is executed on and in communication with hardware of the computer through the secure interface control to support operations of a secure entity executing on the untrusted entity. The secure interface control receives, from the untrusted entity, a request to present a highest priority, enabled guest interruption in response to the notifying of the guest interruption mask updates. The secure interface control moves interruption information into a guest prefix page and injecting the interruption in the secure entity when an injection of the interruption is determined to be valid.

公开(公告)号：CA3132750A1

公开(公告)日：2020-09-17

申请号：CA3132750

申请日：2020-02-28

Applicant: IBM

Inventor： BUSABA FADI ,  HELLER LISA

IPC: G06F21/12 ,  G06F9/455 ,  G06F21/51 ,  G06F21/53 ,  G06F21/62 ,  G06F21/74

Abstract: According to one or more embodiments of the present invention, a computer implemented method includes receiving, by a hypervisor that is executing on a host server, a request to dispatch a virtual machine. The method further includes, based on a determination that the virtual machine is a secure virtual machine, preventing the hypervisor from directly accessing any data of the secure virtual machine by determining, by a secure interface control of the host server, a security mode of the virtual machine. Based on the security mode being a first mode, the secure interface control loads a virtual machine state from a first state descriptor, which is stored in a non-secure portion of memory. Based on the security mode being a second mode, the secure interface control loads the virtual machine state from a second state descriptor, which is stored in a secure portion of the memory.

公开(公告)号：ES2764954T3

公开(公告)日：2020-06-05

申请号：ES15710158

申请日：2015-03-11

Applicant: IBM

Inventor： SCHWARZ ERIC ,  BUSABA FADI ,  GSCHWIND MICHAEL KARL ,  SLEGEL TIMOTHY ,  SALAPURA VALENTINA ,  JACOBI CHRISTIAN ,  CAIN III HAROLD

IPC: G06F12/0815 ,  G06F9/30 ,  G06F9/38 ,  G06F9/46

Abstract: Un método implementado por ordenador para implementar un protocolo de coherencia, comprendiendo el método: enviar (1705), por un procesador (112a) solicitante, una solicitud de datos a un procesador remoto, siendo dicha solicitud por una transacción solicitante que se ejecuta en el procesador (112a) solicitante que envía la solicitud; recibir (1710), por el procesador solicitante, una respuesta del procesador remoto, incluyendo la respuesta un estado de transacción de una transacción remota en el procesador remoto, en el que el estado de transacción recibido en la respuesta del procesador remoto incluye: un tipo de interferencia en el procesador remoto provocada por la transacción solicitante que se ejecuta en el procesador solicitante, un número de ciclos de reloj de trabajo que se han realizado por la transacción remota antes de que se aborte en el procesador remoto, o una indicación de si se provocó una restauración en el procesador remoto enviando la solicitud al procesador remoto; y añadir (1715), por el procesador solicitante, el estado de transacción de la transacción remota en el procesador remoto en una tabla (1350a) de rastreo de interferencia de transacción; en el que el procesador solicitante es un procesador separado del procesador remoto.

公开(公告)号：LT3210115T

公开(公告)日：2019-09-25

申请号：LT15763327

申请日：2015-09-14

Applicant: IBM

Inventor： HELLER LISA ,  BUSABA FADI ,  BRADBURY JONATHAN ,  FARRELL MARK ,  GREINER DAN ,  KUBALA JEFFREY ,  OSISEK DAMIAN ,  SLEGEL TIMOTHY ,  SCHMIDT DONALD

IPC: G06F9/52 ,  G06F9/30 ,  G06F9/455 ,  G06F9/46 ,  G06F9/48

公开(公告)号：ES2677709T3

公开(公告)日：2018-08-06

申请号：ES15711725

申请日：2015-03-19

Applicant: IBM

Inventor： GREINER DAN ,  FARRELL MARK ,  OSISEK DAMIAN ,  SCHMIDT DONALD ,  BUSABA FADI ,  KUBALA JEFFREY ,  BRADBURY JONATHAN ,  HELLER LISA ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN

IPC: G06F9/30 ,  G06F9/38 ,  G06F9/50

Abstract: Un sistema informático que comprende: una configuración (102) que comprende un núcleo configurable entre un modo de hilo único (ST) y un modo de multihilo (MT), el modo ST abarca un hilo principal y el modo MT abarca el hilo principal y uno o más hilos secundarios en los recursos compartidos del núcleo; y una facilidad (103) de multihilo configurada para controlar la utilización de la configuración en donde la facilidad de multihilo se adapta para ejecutar en el hilo principal en el modo ST, una instrucción de configuración del modo MT; obtener un número de hilos solicitados desde una ubicación especificada por la instrucción de configuración del modo MT, en donde la instrucción de configuración del modo MT es una instrucción del procesador de señal (SIGP) de un sistema operativo, comprendiendo la instrucción SIGP una orden de configuración MT y una id de hilo máximo especificado por programa (PSMTID) que configura un número de bits para la identificación del hilo asociada con el número de hilos solicitados; habilitar el modo MT para ejecutar los múltiples hilos comprendiendo el hilo principal y el uno o más hilos secundarios en base a determinar que el número de hilos solicitados indica múltiples hilos y ejecutar la orden de configuración de MT con un valor distinto de cero del PSMTID; y mantenerse en el modo ST y evitar la habilitación del modo MT en base a la ejecución de la orden de configuración de MT con un valor cero del PSMTID.