中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

29 records (took 0.036 seconds)

    PERFORMING A CONFIGURATION VIRTUAL TOPOLOGY CHANGE
    1.
    发明申请
    PERFORMING A CONFIGURATION VIRTUAL TOPOLOGY CHANGE 审中-公开
    进行配置虚拟拓扑变化

    公开(公告)号：WO2009087233A1

    公开(公告)日：2009-07-16

    申请号：PCT/EP2009050251

    申请日：2009-01-12

    Applicant: IBM ,  IBM UK ,  GAINEY CHARLES ,  FARRELL MARK ,  KUBALA JEFFREY ,  SCHMIDT DONALD

    Inventor： GAINEY CHARLES ,  FARRELL MARK ,  KUBALA JEFFREY ,  SCHMIDT DONALD

    IPC: G06F9/30 ,  G06F9/50

    CPC classification number: G06F9/44505 ,  G06F9/30003 ,  G06F9/5077 ,  G06F15/76

    Abstract: In a logically partitioned host computer system comprising host processors (host CPUs) partitioned into a pluralityofguest processors (guest CPUs) of a guest configuration, a perform topology function instruction is executed by a guest processor specifying a topology change of the guest configuration. The topology change preferably changes the polarization of guest CPUs, the polarization related to the amount of a host CPU resource is provided to a guest CPU.

    Abstract translation: 在包括分区成访客配置的多个客户处理器（访客CPU）的主处理器（主CPU）的逻辑分区主计算机系统中，访客处理器执行执行拓扑功能指令，该访客处理器指定访客配置的拓扑变化。 拓扑变化优选地改变来宾CPU的极化，与来自主机CPU资源的量相关的极化被提供给来宾CPU。

    COMPUTER CONFIGURATION VIRTUAL TOPOLOGY DISCOVERY
    2.
    发明申请
    COMPUTER CONFIGURATION VIRTUAL TOPOLOGY DISCOVERY 审中-公开
    计算机配置虚拟拓扑发现

    公开(公告)号：WO2009087232A3

    公开(公告)日：2009-11-05

    申请号：PCT/EP2009050250

    申请日：2009-01-12

    Applicant: IBM ,  IBM UK ,  GAINEY JR CHARLES ,  FARRELL MARK ,  KUBALA JEFFREY ,  SCHMIDT DONALD

    Inventor： GAINEY JR CHARLES ,  FARRELL MARK ,  KUBALA JEFFREY ,  SCHMIDT DONALD

    IPC: G06F9/455 ,  G06F9/30

    CPC classification number: H04L41/12 ,  G06F9/30003 ,  G06F9/45545 ,  G06F9/45558 ,  G06F9/5077 ,  G06F2009/45566

    Abstract: In a logically partitioned host computer system comprising host processors (host CPUs), a facility and instruction for discovering topology of one or more guest processors (guest CPUs) of a guest configuration comprises a guest processor of the guest configuration fetching and executing a STORE SYSTEM INFORMATION instruction that obtains topology information of the computer configuration. The topology information comprises nesting information of processors of the configuration and the degree of dedication a host processor provides to a corresponding guest processor. The information is preferably stored in a single table in memory.

    Abstract translation: 在包括主处理器（主机CPU）的逻辑分区的主计算机系统中，用于发现客户配置的一个或多个客户处理器（客户CPU）的拓扑的设施和指令包括访客配置的访客处理器，其提取和执行存储系统 获取计算机配置的拓扑信息的信息指令。 拓扑信息包括配置处理器的嵌套信息和主处理器向对应的客户处理器提供的奉献的程度。 该信息优选地存储在存储器中的单个表中。

    DESCUBRIMIENTO DE TOPOLOGIA VIRTUAL PARA CONFIGURACION DE ORDENADOR.
    4.
    发明专利
    DESCUBRIMIENTO DE TOPOLOGIA VIRTUAL PARA CONFIGURACION DE ORDENADOR. 未知

    公开(公告)号：ES2368684T3

    公开(公告)日：2011-11-21

    申请号：ES09701347

    申请日：2009-01-12

    Applicant: IBM

    Inventor： GAINEY JR CHARLES ,  FARRELL MARK ,  KUBALA JEFFREY ,  SCHMIDT DONALD

    IPC: G06F9/50 ,  G06F9/30 ,  G06F9/455

    Abstract: Para un sistema de ordenador anfitrión dividido en particiones lógicamente que comprende procesadores anfitriones, un método para descubrir una topología de uno o más procesadores invitados de una configuración invitada, caracterizado el método por comprender: un procesador invitado de la búsqueda (2001) de configuración una instrucción de STORE SYSTEM INFORMATION (ALMACENAR INFORMACIÓN DEL SISTEMA) para su ejecución, la instrucción de STORE SYSTEM INFORMATION definida por una arquitectura de ordenador y especificando la instrucción de STORE SYSTEM INFORMATION una posición en la memoria de una tabla de topología de configuración; ejecutar la instrucción de STORE SYSTEM INFORMATION que comprende: basado en una solicitud de información de topología de la instrucción de STORE SYSTEM INFORMATION, obtener (2004) información de topología de la configuración invitada, comprendiendo la información de topología información acerca del agrupamiento lógico de procesadores de la configuración invitada a contenedores lógicos de acuerdo con su proximidad; almacenar (2006) la información de topología en la tabla de topología de configuración; en la que la tabla de topología de configuración incluye una entrada de procesador de lista de topología para un primer nivel de un agrupamiento jerárquico de procesadores que tienen atributos similares; en el que la entrada del procesador de la lista de topología comprende además un indicador que indican cómo son dedicados los procesadores del grupo de procesadores a la configuración invitada de partición lógica; y en el que la agrupación jerárquica consiste de uno o más niveles, y la tabla de topología de configuración incluye además una entrada de contenedor de lista del topología de cada nivel mayor que el primer nivel, siendo usada tal entrada de contenedor de lista de topología cuando los procesadores anfitriones del sistema están subdivididos en grupos peer.

    Uso de una funcionalidad de interrupción con margen de advertencia por un programa
    7.
    发明专利
    Uso de una funcionalidad de interrupción con margen de advertencia por un programa 未知

    公开(公告)号：ES2598816T3

    公开(公告)日：2017-01-30

    申请号：ES12866318

    申请日：2012-11-13

    Applicant: IBM

    Inventor： GAINEY CHARLES ,  KUBALA JEFFREY ,  FARRELL MARK ,  SCHMIDT DONALD ,  MULDER JAMES ,  PIERCE BERNARD ,  ROGERS ROBERT

    IPC: G06F9/46 ,  G06F9/54 ,  G06F11/14

    Abstract: Un sistema informático (200) para facilitar el procesamiento en un entorno informático, comprendiendo dicho sistema informático: una memoria; y un procesador en comunicación con la memoria, en donde el sistema informático está configurado para realizar un método, comprendiendo dicho método: que un programa obtenga una indicación de una funcionalidad de margen de advertencia instalada (700) dentro del entorno informático, donde la funcionalidad de margen de advertencia proporciona al programa un período de gracia de margen de advertencia para realizar una función; que el programa inicie, basándose en la obtención de la indicación de que la funcionalidad de margen de advertencia está instalada, la inscripción del programa en el registro de la funcionalidad de margen de advertencia (702), comprendiendo la inscripción en el registro una petición no solicitada de inscripción en el registro que indica que el programa entiende un protocolo de la funcionalidad de margen de advertencia y pretende participar en la funcionalidad de margen de advertencia; que el programa reciba una notificación de margen de advertencia que indica que ha comenzado el período de gracia de margen de advertencia, siendo la inscripción del programa en el registro de la funcionalidad de margen de advertencia un requisito previo para recibir la notificación de margen de advertencia, en donde si el programa no está registrado, entonces no se ofrece período de gracia; y que el programa, basándose en la notificación de margen de advertencia, al menos inicie la función dentro del período de gracia de margen de advertencia.

    Directed interrupt for multilevel virtualization
    10.
    发明专利
    Directed interrupt for multilevel virtualization 未知

    公开(公告)号：AU2020222167A1

    公开(公告)日：2021-05-27

    申请号：AU2020222167

    申请日：2020-01-10

    Applicant: IBM

    Inventor： NERZ BERND ,  KRAEMER MARCO ,  RAISCH CHRISTOPH ,  SCHMIDT DONALD ,  DRIEVER PETER

    IPC: G06F9/455 ,  G06F9/48

    Abstract: The invention relates to a method for providing an interrupt signal to a first guest operating system. A bus attachment device receives an interrupt signal from a bus connected module with an interrupt target ID identifying a processor assigned for use by the guest operating system as a target processor for handling the interrupt signal. The bus attachment device checks whether the target processor is scheduled for usage by the guest operating system. If the target processor is not scheduled for usage, the bus attachment device forwards the interrupt signal using broadcasting and updates a forwarding vector entry stored in a memory section assigned to a second guest operating system hosting the first guest operating system. The update is used for indicating to the first operating system that there is a first interrupt signal addressed to the interrupt target ID to be handled.

Patent Agency Ranking