公开(公告)号：DE112013001025T5

公开(公告)日：2015-03-05

申请号：DE112013001025

申请日：2013-03-20

Applicant: IBM

Inventor： HUTCHINS ROBERT A ,  MITTELHOLZER THOMAS ,  OELCER SEDAT ,  CIDECIYAN ROY D

IPC: H03M13/00

Abstract: In einer Ausführungsform schließt ein Verfahren ein Ausführen einer ersten Vorwärtsschleife eines Erkennungsalgorithmus an einem Block von Signalabtastwerten während eines ersten Zeitintervalls, ein Ausführen einer ersten Rückwärtsschleife des Erkennungsalgorithmus am Block während eines zweiten Zeitintervalls, um eine erste Soft-Information zu erzeugen, ein Ausführen eines Decodierungsalgorithmus am Block während eines dritten Zeitintervalls unter Verwendung der ersten Soft-Information, um eine zweite Soft-Information zu erzeugen, ein Ausführen einer zweiten Vorwärtsschleife des Erkennungsalgorithmus am Block während eines vierten Zeitintervalls unter Verwendung der zweiten Soft-Information, ein Ausführen einer zweiten Rückwärtsschleife des Erkennungsalgorithmus am Block während eines fünften Zeitintervalls, um eine dritte Soft-Information zu erzeugen, ein Ausführen des Decodierungsalgorithmus am Block während eines sechsten Zeitintervalls unter Verwendung der dritten Soft-Information, um einen decodierten Block von Signalabtastwerten zu erzeugen, und ein Ausgeben des decodierten Blocks von Signalabtastwerten ein.

公开(公告)号：GB2492708A

公开(公告)日：2013-01-09

申请号：GB201219123

申请日：2011-03-23

Applicant: IBM

Inventor： CIDECIYAN ROY D ,  ELEFTHERIOU EVANGELOS ,  MITTELHOLZER THOMAS

IPC: G06F11/10 ,  H03M13/15 ,  H03M13/29

Abstract: Methods and apparatus are provided for encoding input data for recording in s-level storage(2)of a solid state storage device(1), where sâ ¥2. Input data words are encoded in groups of M input data words in accordance with first and second BCH codes to produce, for each group, a set of M first codewords of the first BCH code. The set of M first codewords is produced such that at least one predetermined linear combination of the M first codewords produces a second codeword of the second BCH code, this second BCH code being a sub- code of the first BCH code. The sets of M first codewords are then recorded in the s-level storage(2).If each of the first and second codewords comprises N q-ary symbols where q =pk, k is a positive integer and p is a prime number, the q-ary code alphabet can be matched to the s-ary storage (2) by ensuring that q and s are uth and vth powers respectively of a common base r, where u and v are positive integers and kâ ¥u, whereby p(k/u)v = s.

公开(公告)号：DE112010003887T5

公开(公告)日：2012-08-23

申请号：DE112010003887

申请日：2010-12-16

Applicant: IBM

Inventor： CIDECIYAN ROY D ,  ELEFTHERIOU EVANGELOS S ,  HU XIAO-YU ,  ILIADIS ILIAS ,  HAAS ROBERT

IPC: G06F11/10

Abstract: Bereitgestellt werden ein Verfahren und eine Vorrichtung für das Steuern einer Halbleiter-Speichereinheit (5), in welcher der Halbleiterspeicher (6) löschbare Blöcke umfasst, die jeweils eine Vielzahl von Datenschreib-Speicherstellen umfassen. Eingabedaten werden in aufeinanderfolgenden Gruppen von Datenschreib-Speicherstellen gespeichert, wobei jede Gruppe Schreib-Speicherstellen in einem Satz von löschbaren Blöcken in jeder aus einer Vielzahl von logischen Teilbereichen des Halbleiterspeichers (6) umfasst. Die Eingabedaten werden so Fehlerkorrektur-codiert, dass eine jede Gruppe einen Fehlerkorrektur-Code für die Eingabedaten in der Gruppe enthält; Metadaten, welche die Speicherstelle von Eingabedaten in dem Halbleiterspeicher (6) angeben, werden in dem Speicher (13) verwaltet. Zudem wird eine Angabe für die Gültigkeit von Daten, die in einer jeden Datenschreib-Speicherstelle gespeichert sind, verwaltet. Vor dem Löschen eines Blocks werden gültige Eingabedaten aus der oder aus einer erstellen in dem Block enthält. Die wiederhergestellten Daten werden dann als neue Eingabedaten erneut gespeichert.

公开(公告)号：CA2717616A1

公开(公告)日：2009-12-23

申请号：CA2717616

申请日：2009-06-09

Applicant: IBM

Inventor： CHERUBINI GIOVANNI ,  CIDECIYAN ROY D ,  ELEFTHERIOU EVANGELOS S ,  JELITTO JENS

IPC: G11B5/584

Abstract: Methods and apparatus are provided for detecting L-bit sync words occurring at N-bit intervals in PPM-encoded servo pattern read signals read from magnetic tape (3) in tape drives (1). A soft output detector (11) processes the PPM-encoded servo pattern read signal to produce a series of soft output samples corresponding to respective bits encoded in the servo pattern. A sync word detector (12) then produces block correlation values for respective positions of a sliding L-sample block in the soft output sample series. The block correlation values are produced by calculating, at each block position, bit correlation values indicating correlation between respective samples and corresponding bits of the sync word, and summing each bit correlation value minus a predetermined function of the corresponding sample value. The sync word detector (12) then detects a sync word at the block position with the maximum block correlation value in an (N+L-1)-sample sequence of the soft output sample series.

公开(公告)号：GB2355165A

公开(公告)日：2001-04-11

申请号：GB0016683

申请日：2000-07-07

Applicant: IBM

Inventor： CIDECIYAN ROY D ,  COKER JONATHAN D ,  ELEFTHERIOU EVANGELOS ,  GALBRAITH RICHARD L ,  TRUAX TODD

IPC: G11B20/14 ,  G11B20/18 ,  H03M5/14 ,  G06F11/10 ,  H03M7/14 ,  H03M7/42 ,  H03M13/01 ,  H03M13/05 ,  H03M13/31 ,  H04L1/00 ,  H04L25/49

Abstract: Methods and apparatus are provided for encoding a succession of m-bit data words to produce a succession of n-bit code words, where n > m, for supply to a magnetic recording channel. Each m-bit data word is partitioned into a plurality of blocks of bits (5a, 6a, 7a), and at least one of said blocks is encoded (5, 6, 7) in accordance with a block coding scheme such that the resulting bit sequence derived from the m bits of the data word comprises an n-bit sequence (5b, 6b, 7b). An n-bit code word is then produced by at least one stage of violation correction (8,9). The or each stage of violation correction comprises detecting the occurrence of any of a plurality of prohibited bit patterns at one or more predetermined locations in the n-bit sequence, and replacing any prohibited bit pattern so detected by a respective substitute bit pattern (8b, 9b). The block coding scheme and the prohibited and substitute bit patterns are predetermined such that, in a succession of said n-bit code words, the maximum number of consecutive bits of one value is limited to a first predetermined number j, where j / 2, and the maximum number of consecutive bits of the other value is limited to a second predetermined number k.