公开(公告)号：FR3029324B1

公开(公告)日：2017-12-15

申请号：FR1461631

申请日：2014-11-28

Applicant: PROTON WORLD INT NV ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： VAN NIEUWENHUYZE OLIVIER ,  CHARLES ALEXANDRE

IPC: G06K19/07 ,  H04B5/00 ,  H04W4/80

公开(公告)号：FR3051969A1

公开(公告)日：2017-12-01

申请号：FR1654897

申请日：2016-05-31

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: H01L21/329 ,  H01L27/10 ,  H01L29/861

Abstract: Le procédé de fabrication de plusieurs diodes (D1, D2, D3) comprend une première implantation (10) de dopants d'un deuxième type de conductivité dans une première couche semiconductrice (5) ayant un premier type de conductivité située sur une couche isolante (3) recouvrant un substrat semiconducteur (1) et surmontée de régions saillantes mutuellement espacées (CGf), de façon à former une succession de jonctions PN formant lesdites diodes dans ladite première couche semiconductrice (5) s'étendant jusqu'à la couche isolante (3) en bordure des régions saillantes (bCGf).

公开(公告)号：FR3043245B1

公开(公告)日：2017-10-27

申请号：FR1560515

申请日：2015-11-03

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC ,  BRECTE VICTORIEN

IPC: G11C7/06

公开(公告)号：FR3050308A1

公开(公告)日：2017-10-20

申请号：FR1653397

申请日：2016-04-18

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO ,  CAVALERI PAOLA

IPC: G11C16/12 ,  G11C5/14 ,  H02M3/07

Abstract: Le procédé de commande d'au moins un circuit de pompe de charge comprend une génération d'un signal de commande (PUMPH) à partir d'un premier signal (Vpump/K) issu du signal de sortie (Vpump) du circuit de pompe de charge (4), d'un signal de référence (VREF) et d'un signal d'horloge (Clock). La génération du signal de commande comprend une comparaison dudit signal de référence (VREF) et dudit premier signal (Vpump/K) au rythme d'un signal de cadencement (SAMPLE) issu du signal d'horloge (Clock).

公开(公告)号：FR3050307A1

公开(公告)日：2017-10-20

申请号：FR1653396

申请日：2016-04-18

Applicant: STMICROELECTRONICS (ROUSSET) SAS ,  ST MICROELECTRONICS SRL

Inventor： LA ROSA FRANCESCO ,  ALIERI GINEUVE

IPC: G11C7/06 ,  G11C11/419 ,  G11C16/26

Abstract: Le circuit amplificateur de lecture comprend un cœur (10) comportant un première et une deuxième entrées (E1, E2) destinées à recevoir dans une phase de mesure un signal différentiel issu d'une première et d'une deuxième lignes de bits du dispositif de mémoire, et un élément mémoire à deux inverseurs couplés de façon croisée (INV1, INV2). Les deux entrées (E1, E2) sont respectivement connectées à deux (S21, S22) des nœuds d'alimentation des inverseurs via deux condensateurs dits de transfert (C5, C6), et des premiers moyens commandables (I1-I4) sont configurés pour rendre temporairement flottant l'élément mémoire (INV1, INV2) pendant une phase initiale précédant la phase de mesure et pendant la phase de mesure.

公开(公告)号：FR3049380A1

公开(公告)日：2017-09-29

申请号：FR1652445

申请日：2016-03-22

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: G11C16/04 ,  H01L27/115

Abstract: Le dispositif de mémoire non volatile comprend des cellules-mémoires (C3,j) comprenant chacune un transistor d'état (T3,j) sélectionnable possédant une grille flottante et une grille de commande (CG3). Le transistor d'état (T3,j) est du type à appauvrissement et avantageusement configuré pour présenter une tension de seuil de préférence négative lorsque la cellule-mémoire est dans un état vierge. On peut alors appliquer lors de la lecture de la cellule-mémoire, une tension de lecture nulle sur la grille de commande (CG3) ainsi que sur les grilles de commande des transistors d'états de toutes les cellules-mémoires du dispositif de mémoire.

公开(公告)号：FR3041466B1

公开(公告)日：2017-09-08

申请号：FR1558859

申请日：2015-09-21

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G11C29/00 ,  G11C7/24 ,  G11C16/26

公开(公告)号：FR3048296A1

公开(公告)日：2017-09-01

申请号：FR1651552

申请日：2016-02-25

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： ORDAS THOMAS ,  SARAFIANOS ALEXANDRE ,  CHESNAIS STEPHANE ,  MARINET FABRICE

IPC: G06F21/75 ,  G06F21/76 ,  H01L23/58 ,  H01Q1/22

Abstract: Dispositif de brouillage d'un rayonnement électromagnétique susceptible d'être émis par au moins une partie d'une région d'interconnexion située au dessus d'au moins une zone d'un circuit électronique intégré réalisé dans et/ou sur un substrat semi-conducteur comprenant au moins une antenne (5) située au dessus de ladite au moins une zone du circuit, et des moyens de génération (4) configurés pour générer un signal électrique (SE) comportant au moins une caractéristique pseudo-aléatoire et couplés à ladite au moins une antenne (5).

公开(公告)号：FR3048115A1

公开(公告)日：2017-08-25

申请号：FR1651301

申请日：2016-02-18

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： TAILLIET FRANCOIS

IPC: G11C16/10

Abstract: Il est proposé un dispositif de mémoire du type mémoire non volatile électriquement effaçable et programmable, comprenant un plan-mémoire matriciel (PM) de cellules-mémoire (CEL) connectées à des lignes de bit (BL), des moyens de programmation (MPR) configurés pour sélectionner une cellule-mémoire (CEL) et appliquer une impulsion de programmation (VSBL) sur la ligne de bit (BL) correspondante. Selon une caractéristique générale, le plan-mémoire (PM) est situé dans un caisson local à potentiel flottant (PW) et les moyens de programmation (MPR) sont configurés pour augmenter le potentiel dudit caisson local (PW) simultanément à l'application de l'impulsion de programmation sur la ligne de bit (BL) d'une cellule-mémoire (CEL) sélectionnée.

公开(公告)号：FR3048114A1

公开(公告)日：2017-08-25

申请号：FR1651431

申请日：2016-02-22

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： TAILLIET FRANCOIS

IPC: G11C16/02 ,  H01L27/115

Abstract: Le procédé d'écriture dans un point-mémoire (PTM) de type mémoire électriquement effaçable et programmable, comprend au moins une opération d'écriture d'une donnée comportant une étape d'effacement (EFF) et/ou une étape de programmation (PRG) utilisant chacune un effet tunnel. Le point-mémoire (PTM) comprend une première cellule-mémoire (CLER) comportant un premier transistor (TFGR) ayant un premier oxyde (OXR) surmonté par une première grille flottante (FGR) et une deuxième cellule-mémoire (CLEB) comportant un second transistor (TFGB) ayant un second oxyde (OXB) surmonté par une seconde grille flottante (FGB) connectée à la première grille flottante (FGR), et l'étape d'effacement (EFF) et/ou l'étape de programmation (PRG) comporte chacune une première phase (Pel, Ppl) dans laquelle on met en œuvre un effet tunnel identique à travers chaque oxyde (OXR, OXB), et une seconde phase (Pe2, Pp2) dans laquelle on augmente la tension aux bornes de l'un des premier et second oxydes (OXR, OXB), tout en diminuant la tension aux bornes de l'autre oxyde (OXB, OXR) de l'autre transistor de l'autre cellule-mémoire.