公开(公告)号：EP0920154A3

公开(公告)日：2003-04-16

申请号：EP98121785.4

申请日：1998-11-16

Applicant: STMicroelectronics GmbH

Inventor： Heinrich, Peter

IPC: H04L12/00 ,  G06F13/42

CPC classification number: H04L1/14

Abstract: Verfahren und Schaltungsanordnung zur Datenübertragung zwischen einer übergeordneten Einrichtung und untergeordneten Einrichtungen, wobei Bitfolgen übertragen werden, die je ein Adressenfeld zur Adressierung der jeweils anzusteuernden untergeordneten Einrichtung, ein Steuerfeld für Steuerinformation und ein Datenfeld aufweist. Dabei kann die Datenbitzahl des Datenfeldes je nach der adressierten untergeordneten Einrichtung verschieden sein. Die von der übergeordneten Einrichtung losgeschickten Bitfolgen werden unmittelbar in die übergeordnete Einrichtung rückgelesen, so daß das Auftreten korrupter Bits in der Bitfolge erkannt und die Übertragung der als korrupt erkannten Bitfolge an die adressierte untergeordnete Einrichtung unterbunden werden kann.

公开(公告)号：EP1050965A3

公开(公告)日：2002-03-06

申请号：EP00109365.7

申请日：2000-05-02

Applicant: STMicroelectronics GmbH

Inventor： Schwartz, Reiner

IPC: H03K17/082 ,  H03K17/64 ,  H03K17/042 ,  H01H47/32 ,  B60T8/00

CPC classification number: H03K17/64 ,  H01H47/325

Abstract: In einer Steuer- oder Regelschaltung für eine Last wird ein Sollsignal (Vref) mit einem dem Zustand der Last entsprechenden Istsignal (V M ) verglichen, und abhängig von dem Vergleichsergebnis wird in einer Stellsignal-Erzeugungsschaltung (10) ein PWM-Stellsignal (PWM) erzeugt. Das Stellsignal öffnet und schließt einen mit der Last gekoppelten Stromschalter. Zur Bildung des PWM-Stellsignals wird der Inhalt eines Rampenzählers (24) mit dem Inhalt eines Auf/Ab-Zählers (23) von einem Digitalvergleicher (25) verglichen. Um bei starken Abweichungen zwischen Sollsignal und Istsignal eine rasche Annäherung der beiden Signale zu erreichen, wird bei starken Regelabweichungen der Inhalt des Auf/Ab-Zählers (23) relativ schnell gezählt im Vergleich zu geringen Regelabweichungen. Zu diesem Zweck wird der Auf/Ab-Zähler (23) mit einem Taktsignal (CLK VCO ) veränderlicher Frequenz betrieben, das von einem spannungsgesteuerten Oszillator (VCO) (28) in Abhängigkeit der Differenz zwischen Sollsignal und Istsignal erzeugt wird.

Abstract translation: 负载调节电路具有控制用于负载的电流开关（11）的脉宽调制设定信号（PWM）（6,7），由脉冲宽度调制电路（10）提供，接收通过比较所提供的参考符号 Vref），具有实际负载条件信号（Vm），脉冲宽度调制电路包含通过压控振荡器在其控制输入端接收差分信号而根据差分信号进行变址的计数器。 还包括用于集成模拟信号的数字积分器。

公开(公告)号：EP1045445A2

公开(公告)日：2000-10-18

申请号：EP00107870.8

申请日：2000-04-12

Applicant: STMicroelectronics GmbH

Inventor： Viebach, Michael

IPC: H01L27/08

CPC classification number: H01L27/0802

Abstract: In einer integrierten Halbleiterschaltung integrierter elektrischer Widerstand, aufweisend: einen Nutzwiderstand mit zwei voneinander beabstandeten Nutzwiderstandsanschlußkontaktzonen (21,27) und einer dazwischen befindlichen Nutzwiderstandszone (17,19) aus Halbleitermaterial; und einen Hilfswiderstand mit zwei voneinander beabstandeten Hilfswiderstandsanschlußkontaktzonen (29,29a) und einer dazwischen befindlichen Hilfswiderstandszone (13); wobei die Hilfswiderstandszone (13) in unterhalb der Nutzwiderstandszone (17,19) befindlichem Halbleitermaterial gebildet ist; zwischen Nutzwiderstandszone (17,19) und Hilfswiderstandszone (13) eine Zwischenzone (41,43) vorhanden ist; die Nutzwiderstandszone (17,19) und die Hilfswiderstandszone (13) eine im wesentlichen übereinstimmende Topographie aufweisen; und die Hilfswiderstandsanschlußkontaktzonen (29, 29a) und die Nutzwiderstandsanschlußkontaktzonen (21, 27) derart beschaltet sind, daß bei Anschluß der Halbleiterschaltung an eine Versorgungsspannungsquelle die Hilfswiderstandsanschlußkontaktzone (29) an einem Ende der Hilfswiderstandszone (13) und die Hilfswiderstandsanschlußkontaktzone (29a) am anderen Ende der Hilfswiderstandszone (13) je die gleiche Potentialdifferenz gegenüber der je benachbarten Nutzwiderstandsanschlußkontaktzone (21, 27) aufweisen.

Abstract translation: 在半导体集成电路的集成电阻，包括：具有两个相互间隔开Nutzwiderstandsanschlußkontaktzonen（21,27）和半导体材料的居间Nutzwiderstandszone（17,19）一个工作阻力; 和具有两个辅助电阻隔开辅助电阻器连接的接触区域（29,29a）和辅助电阻区在其间（13）; 所述辅助电阻区（13）形成在半导体材料的Nutzwiderstandszone（17,19）下面befindlichem; Nutzwiderstandszone（17,19）和辅助电阻区（13），中间区（41,43）之间存在; 所述Nutzwiderstandszone（17,19），并具有基本上匹配地形辅助电阻区（13）; 和辅助电阻器连接的接触区（29，29A）和所述Nutzwiderstandsanschlußkontaktzonen（21，27）被布线为使得当半导体电路的端子，在辅助电阻区（13）和在另一端的辅助电阻器端子接触区到电源电压源（29A）的一个端部的辅助电阻器端子接触区域（29） 辅助电阻区（13）每相同的电势差相对于所述相邻的视Nutzwiderstandsanschlußkontaktzone（21，27）。

公开(公告)号：EP0940950A2

公开(公告)日：1999-09-08

申请号：EP99104490.0

申请日：1999-03-05

Applicant: STMicroelectronics GmbH ,  Bayerische Motoren Werke Aktiengesellschaft

Inventor： Heinrich, Peter ,  Kuhls, Burkhard

IPC: H04L12/40

CPC classification number: H04L12/12 ,  H04L12/40032 ,  H04L12/40039 ,  H04L2012/40215 ,  H04L2012/40273 ,  Y02D50/20 ,  Y02D50/40

Abstract: Interface (IF) für einen Datenknoten (DK) eines Datennetzes, das eine Mehrzahl von mittels einer Busleitung (13) miteinander verbundenen Datenknoten (DK) aufweist, die mittels über die Busleitung (13) geschickter Adressencodes selektiv aktivierbar sind, wobei das Interface (IF) ein Aktivierungsadressenfilter (AF) aufweist, mittels welchem für den zugehörigen Datenknoten (DK) bestimmte Aktivierungsbefehle erkennbar sind.

Abstract translation: 接口数据网络具有通过总线（13）连接的多个数据节点（DK）。 使用总线上提供的地址代码选择性地激活节点。 接口（IF）具有激活地址过滤器，可以通过该激活地址过滤器为相关联的数据节点识别某些激活命令。 还包括数据网络和数据节点的独立权利要求。

公开(公告)号：EP0920154A2

公开(公告)日：1999-06-02

申请号：EP98121785.4

申请日：1998-11-16

Applicant: STMicroelectronics GmbH

Inventor： Heinrich, Peter

IPC: H04L12/00 ,  G06F13/42

CPC classification number: H04L1/14

Abstract: Verfahren und Schaltungsanordnung zur Datenübertragung zwischen einer übergeordneten Einrichtung und untergeordneten Einrichtungen, wobei Bitfolgen übertragen werden, die je ein Adressenfeld zur Adressierung der jeweils anzusteuernden untergeordneten Einrichtung, ein Steuerfeld für Steuerinformation und ein Datenfeld aufweist. Dabei kann die Datenbitzahl des Datenfeldes je nach der adressierten untergeordneten Einrichtung verschieden sein. Die von der übergeordneten Einrichtung losgeschickten Bitfolgen werden unmittelbar in die übergeordnete Einrichtung rückgelesen, so daß das Auftreten korrupter Bits in der Bitfolge erkannt und die Übertragung der als korrupt erkannten Bitfolge an die adressierte untergeordnete Einrichtung unterbunden werden kann.

Abstract translation: 该方法涉及使用预定义的最大帧长度的位序列与用于寻址从属设备的定义的位数的地址字段，具有定义的位数的控制字段和具有最大位数的数据字段。 比特序列由控制装置串行发送并写入接口，其存储器内容在同一周期内被读回控制装置。 当读出的存储器内容与发送的比特序列不一致时，控制装置向下属设备（FB1，FB2）发送阻塞信号。 还包括用于实现该方法的电路和用于测试位发生器的独立权利要求。

公开(公告)号：EP0917289A2

公开(公告)日：1999-05-19

申请号：EP98121639.3

申请日：1998-11-12

Applicant: STMicroelectronics GmbH

Inventor： Schambacher, Jörg ,  Kirchlechner, Peter ,  Lübbe, Jürgen

IPC: H03H19/00

CPC classification number: H01L27/0629 ,  H03H19/004

Abstract: In integrierten Schaltungen werden sogenannte Kondensatoren (switched capacitors; SC) beispielsweise zum Simulieren ohm'scher Widerstände verwendet. Hierzu wird der eine Belag des zu schaltenden Kondensators mit dem Eingangssignal über einen Transistorschalter (T1) gespeist, der an seinem Gate (G) als Steuersignal einen Impulszug mit vorbestimmter Frequenz empfängt. Um die parasitäre Kapazität des Transistorschalters zu kompensieren, liegt zwischen dem Transistorschalter und dem zu schaltenden Kondensator ein Kompensationsbauelement. Dieses ist als unvollständige Transistorstruktur (1/2-Transistor) ausgebildet, hat eine Drainzone (10) mit dem Transistorschalter (T1) gemeinsam und besitzt ein isoliertes Gate (18, 28). Damit ist die parasitäre Kapazität des Kompensationsbauelements hauptsächlich gegeben durch die Kapazität zwischen dem isolierten Gate (18, 28) und der Drain-Zone (10) und entspricht mithin der parasitären Kapazität (Cgd) des Transistorschalters (T1), wodurch eine vollständige Kompensation bei optimiertem Ladungstransfer erreicht wird.

Abstract translation: 在集成电路中，所谓的电容器（开关电容器; SC），例如，用于模拟欧姆电阻器。 为了这个目的，所述电容器的板，以通过被供给的晶体管开关（T1），其接收作为控制信号具有在其栅极（G）的预定频率的脉冲串被切换到输入信号。 为了补偿该晶体管开关的寄生电容，则晶体管开关之间，并进行切换电容器的补偿成分。 这是不完全形成的晶体管结构（1 / 2-晶体管）中，用共同的晶体管开关（T1）的漏极区（10），并具有绝缘栅（18,28）。 因此，补偿器件的寄生电容主要是由绝缘栅（18,28）和漏极区（10）之间的电容给出，因此对应于寄生电容的晶体管开关的（CGD）（T1），从而具有优化的一个完整的补偿 电荷转移实现。

公开(公告)号：EP2180408B1

公开(公告)日：2018-08-29

申请号：EP08358013.4

申请日：2008-10-23

Applicant: STMicroelectronics N.V. ,  STMicroelectronics GmbH

Inventor： Bildgen, Marco ,  Boehler, Juergen

IPC: G06F12/0804 ,  G06F12/02 ,  G06F11/14

CPC classification number: G06F12/0246 ,  G06F11/1441 ,  G06F12/0804 ,  G06F2212/1036 ,  G06F2212/7203

Abstract: The present invention provides a method for writing and reading data in a main nonvolatile memory (MM) comprising target pages (Pi, P1-P3) in which data are to be written and read, the method comprising: providing a nonvolatile buffer (NVB) having an erased area, providing a volatile cache memory (CM), and receiving a write command aiming to update a target page with updating data the length of which can be lower than the length of a page. The method also comprises, in response to the write command: writing the updating data into the erased area of the nonvolatile buffer, together with management data of a first type; and recording an updated version of the target page in the cache memory or updating in the cache memory a previously updated version of the target page.

公开(公告)号：EP2180408A1

公开(公告)日：2010-04-28

申请号：EP08358013.4

申请日：2008-10-23

Applicant: STMicroelectronics N.V. ,  STMicroelectronics GmbH

Inventor： Bildgen, Marco ,  Boehler, Juergen

IPC: G06F12/08

CPC classification number: G06F12/0246 ,  G06F11/1441 ,  G06F12/0804 ,  G06F2212/1036 ,  G06F2212/7203

Abstract: The present invention provides a method for writing and reading data in a main nonvolatile memory (MM) comprising target pages (Pi, P1-P3) in which data are to be written and read, the method comprising: providing a nonvolatile buffer (NVB) having an erased area, providing a volatile cache memory (CM), and receiving a write command aiming to update a target page with updating data the length of which can be lower than the length of a page. The method also comprises, in response to the write command: writing the updating data into the erased area of the nonvolatile buffer, together with management data of a first type; and recording an updated version of the target page in the cache memory or updating in the cache memory a previously updated version of the target page.

Abstract translation: 本发明提供一种用于在主非易失性存储器，其包含目标页面（PI，P1-P3），在该数据要被写入和读出，所述方法包括写入和读取数据（MM）的方法：提供非易失性缓存（NVB） 具有擦除区，提供挥发性高速缓冲存储器（CM），并接收写入命令旨在用更新数据，其长度可以比​​页的长度下，更新目标页面。 因此，该方法包括，响应于写入命令：将更新数据写入非易失性缓存的擦除区，具有第一类型的管理数据一起; 并且在高速缓存存储器或更新版本的目标页面的高速缓冲存储器中更新目标页面之前更新的版本记录。

公开(公告)号：EP0964549B1

公开(公告)日：2006-04-19

申请号：EP99111243.4

申请日：1999-06-09

Applicant: STMicroelectronics GmbH

Inventor： Heinrich, Peter

IPC: H04L12/40 ,  H04L12/26

CPC classification number: H04L12/40189 ,  H04L12/40026 ,  H04L12/40032 ,  H04L12/4135 ,  H04L43/00 ,  H04L69/40 ,  H04L2012/40215

公开(公告)号：EP0978933B1

公开(公告)日：2006-02-15

申请号：EP99115506.0

申请日：1999-08-05

Applicant: STMicroelectronics GmbH

Inventor： Richter, Peter ,  Teissier, Maxime

IPC: H02M3/156

CPC classification number: H02M3/1563