公开(公告)号：CN118660454A

公开(公告)日：2024-09-17

申请号：CN202410291773.3

申请日：2024-03-14

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金熙中 ,  朴相在 ,  朴台镇 ,  安浚赫 ,  尹灿植 ,  李明东

IPC: H10B12/00

Abstract: 一种半导体装置包括：有源图案阵列，其包括位于衬底上的有源图案；第一接触结构，其位于每个有源图案的中心部分上；位线结构，其位于第一接触结构上；第二接触结构，其位于每个有源图案的端部；第三接触结构，其位于第二接触结构上；填充图案，其位于位线结构和第三接触结构之间并且包括空隙；以及电容器，其电连接到第三接触结构。有源图案阵列包括在第一方向上彼此间隔开的有源图案行，并且每个有源图案行包括在第二方向上彼此间隔开的有源图案。每个有源图案在第三方向上延伸，并且每个有源图案行中的有源图案在第二方向上对齐。

公开(公告)号：CN118632524A

公开(公告)日：2024-09-10

申请号：CN202410249138.9

申请日：2024-03-05

Applicant: 三星电子株式会社

Inventor： 金根楠 ,  高承甫 ,  金钟珉 ,  金熙中 ,  朴相在 ,  朴台镇 ,  尹灿植 ,  李基硕 ,  李明东

IPC: H10B12/00

Abstract: 一种半导体装置包括有源图案阵列，该有源图案阵列包括有源图案、隔离图案、栅极结构、位线结构以及下接触插塞和上接触插塞。隔离图案覆盖有源图案的侧壁。栅极结构在第一方向上延伸穿过有源图案的上部和隔离图案的上部，并且在第二方向上彼此间隔开。位线结构在有源图案和隔离图案的中心部分上，在第二方向上延伸，并且在第一方向上彼此间隔开。下接触插塞设置在有源图案的端部上。上接触插塞设置在下接触插塞上。有源图案阵列包括有源图案行，有源图案行包括在第一方向上彼此间隔开的有源图案。

公开(公告)号：CN118632523A

公开(公告)日：2024-09-10

申请号：CN202311556368.1

申请日：2023-11-21

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  金钟珉 ,  李基硕

IPC: H10B12/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体装置包括：衬底，其包括单元区和外围区，其中单元区包括单元有源图案；单元有源图案上的单元栅极结构；电连接至单元有源图案的位线结构；外围区上的外围栅极结构；外围栅极结构上的外围蚀刻停止层；以及外围蚀刻停止层上的覆盖电介质层，其中，位线结构包括：位线导电层；位线导电层上的位线电介质层；位线电介质层上的单元蚀刻停止层；以及单元蚀刻停止层上的位线封盖层，其中，外围栅极结构包括：外围栅极导电层；以及外围栅极导电层上的外围栅极封盖层。

公开(公告)号：CN118613048A

公开(公告)日：2024-09-06

申请号：CN202311446843.X

申请日：2023-11-01

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  李基硕 ,  高承甫 ,  尹灿植 ,  李明东

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00 ,  H01L23/528

Abstract: 可以提供一种半导体器件，包括：第一有源图案和第二有源图案，均沿第一方向延伸，并且沿与第一方向交叉的第二方向布置，第一有源图案和第二有源图案中的每一个包括中心部分、第一边缘部分和第二边缘部分；存储节点焊盘，在第一有源图案的第一边缘部分上；以及位线节点接触部，在第一有源图案的中心部分上，其中，位线节点接触部的顶表面位于比存储节点焊盘的顶表面高的水平处。

公开(公告)号：CN118510269A

公开(公告)日：2024-08-16

申请号：CN202410181430.1

申请日：2024-02-18

Applicant: 三星电子株式会社

Inventor： 李泓浚 ,  金根楠 ,  李基硕

IPC: H10B12/00

Abstract: 一种半导体装置可包括衬底、位线结构、彼此隔开的第一栅电极和第二栅电极、以及第一栅极电介质层和第二栅极电介质层。衬底可包括彼此间隔开并从下有源区向上突出的第一上有源区和第二上有源区、从第一上有源区向上突出的第一竖直有源柱、以及从第二上有源区向上突出的第二竖直有源柱。位线结构可在第一上有源区和第二上有源区之间。第一栅电极和第二栅电极可分别围绕第一竖直有源柱的沟道区和第二竖直有源柱的沟道区。第一栅极电介质层和第二栅极电介质层可分别在第一竖直有源柱和第一栅电极之间以及在第二竖直有源柱和第二栅电极之间。

公开(公告)号：CN110400838B

公开(公告)日：2024-05-28

申请号：CN201910238662.5

申请日：2019-03-27

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  尹灿植 ,  金桐䎸 ,  李明东

IPC: H01L29/423 ,  H01L27/092

Abstract: 公开了一种半导体装置，半导体装置包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上。第一栅极图案包括顺序地堆叠的第一高k介电图案、第一N型含金属图案和第一P型含金属图案。第二栅极图案包括顺序地堆叠的第二高k介电图案和第二P型含金属图案。

公开(公告)号：CN117881183A

公开(公告)日：2024-04-12

申请号：CN202311198493.X

申请日：2023-09-15

Applicant: 三星电子株式会社

Inventor： 韩珍优 ,  崔贤根 ,  李基硕 ,  朴硕汉

IPC: H10B12/00

Abstract: 提供一种半导体存储器件。该半导体存储器件包括：衬底；栅电极，在衬底上；位线，在衬底上；单元半导体图案，在栅电极的一侧并且电连接到位线；电容器结构，包括电连接到单元半导体图案的第一电极、第一电极上的第二电极、以及在第一电极与第二电极之间的电容器介电膜；位线跨接线，在第二方向上与位线间隔开并且电连接到位线；位线选择线，在位线与位线跨接线之间；以及选择半导体图案，在位线与位线跨接线之间，并且与位线、位线跨接线和位线选择线全部电连接。

公开(公告)号：CN117715413A

公开(公告)日：2024-03-15

申请号：CN202311163952.0

申请日：2023-09-11

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  申硕浩 ,  慎重赞 ,  李基硕 ,  金根楠 ,  朴硕汉 ,  张殷硕 ,  韩珍优

IPC: H10B12/00 ,  H10B63/00

Abstract: 一种半导体器件可以包括基板、在基板上沿第一方向延伸的位线以及在位线上的有源图案。该半导体器件可以包括在有源图案的一侧旁边在垂直于第一方向的第二方向上延伸跨过位线的背栅电极，以及在有源图案的另一侧旁边在第二方向上延伸的字线。有源图案在第二方向上的长度可以大于位线在第二方向上的长度。

公开(公告)号：CN117641900A

公开(公告)日：2024-03-01

申请号：CN202311072951.5

申请日：2023-08-24

Applicant: 三星电子株式会社

Inventor： 金泰赫 ,  姜泰逵 ,  申硕浩 ,  李基硕 ,  李相昊 ,  金根楠 ,  朴硕汉 ,  慎重赞 ,  郑文泳 ,  赵银珠

IPC: H10B12/00

Abstract: 一种半导体装置包括：衬底；在第一方向上在衬底上延伸的位线；位线上的第一有源图案和第二有源图案；背栅电极，其在第一有源图案和第二有源图案之间并且在垂直于第一方向的第二方向上与位线交叉地延伸；第一字线，其在第一有源图案的一侧在第二方向上延伸；第二字线，其在第二有源图案的另一侧在第二方向上延伸；以及接触图案，其连接至第一有源图案和第二有源图案中的每一个，其中，接触图案顺序地包括外延生长层、掺杂的多晶硅层和硅化物层。

公开(公告)号：CN117440681A

公开(公告)日：2024-01-23

申请号：CN202310722596.5

申请日：2023-06-16

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  金钟珉 ,  李基硕 ,  安浚爀

IPC: H10B12/00

Abstract: 提供了一种集成电路器件，包括：衬底，包括由沟槽隔离部限定的有源区；字线，在衬底内部跨过有源区沿第一水平方向延伸；位线，在字线上沿与第一水平方向正交的第二水平方向延伸；直接接触部，将位线电连接到有源区；焊盘，在有源区上，并且水平宽度大于有源区的水平宽度；掩埋接触部，接触焊盘的侧壁；以及导电着接焊盘，在掩埋接触部上沿竖直方向延伸并在第一水平方向上面向位线。