적층 세라믹 전자부품 및 이의 제조방법
    44.
    发明授权
    적층 세라믹 전자부품 및 이의 제조방법 有权
    多层陶瓷电子部件及其制造方法

    公开(公告)号:KR101771734B1

    公开(公告)日:2017-08-25

    申请号:KR1020120098443

    申请日:2012-09-05

    Abstract: 본발명은세라믹본체커버층에마그네슘(Mg)을첨가하여, 세라믹본체커버층에형성되는기공의수를줄이고보다치밀화된미세구조를형성함으로써실장공정등에서발생하는기계적강도저하를억제하고신뢰성이높은적층세라믹전자부품및 이의제조방법에관한것이다. 본발명에따르면기계적강도저하를억제시킬뿐만아니라신뢰성이우수한대용량적층세라믹전자부품을구현할수 있다.

    Abstract translation: 本发明是在所述陶瓷主体的覆盖层,通过形成更致密的微结构,以减少抑制在安装过程中产生的机械强度降低形成在陶瓷主体的覆盖层的孔的数量,和高度可靠的加入到镁(Mg) 多层陶瓷电子元件及其制造方法。 根据本发明,可以实现不仅抑制机械强度下降而且可靠性高的大容量多层陶瓷电子部件。

    적층 세라믹 전자부품 및 그 실장 기판
    47.
    发明公开
    적층 세라믹 전자부품 및 그 실장 기판 审中-实审
    多层陶瓷电子部件及其相应的安装板

    公开(公告)号:KR1020150065467A

    公开(公告)日:2015-06-15

    申请号:KR1020130150825

    申请日:2013-12-05

    Abstract: 본발명은유전체층을포함하는세라믹본체; 상기유전체층을사이에두고상기세라믹본체의양 단면을통해번갈아노출되도록형성된복수의제1 및제2 내부전극을포함하여용량이형성되는액티브층; 상기액티브층의상부및 하부에형성된상부및 하부커버층; 및상기세라믹본체의양측단부에형성된제1 및제2 외부전극을포함하며, 상기세라믹본체의길이-두께방향단면에서상기제1 외부전극은제1 바탕전극, 상기제1 바탕전극상에형성되며, 상기세라믹본체의모서리부에형성된제1 도전층및 상기제1 바탕전극과제1 도전층상에형성된제1 단자전극을포함하고, 상기제2 외부전극은제2 바탕전극, 상기제2 바탕전극상에형성되며, 상기세라믹본체의모서리부에형성된제2 도전층및 상기제2 바탕전극과제2 도전층상에형성된제2 단자전극을포함하며, 상기제1 및제2 도전층은상기세라믹본체의두께방향으로상기액티브층외측에위치하는적층세라믹전자부품및 그실장기판을제공한다.

    Abstract translation: 提供一种多层陶瓷电子部件及其安装基板。 本发明包括:陶瓷体,其包括电介质层; 有源层,其包括通过由电介质层分离的陶瓷体的两个横截面交替暴露的第一和第二内部电极,并具有电容; 形成在有源层的下部和上部上的上和下覆盖层; 以及形成在陶瓷体的两端的第一外部电极和第二外部电极。 第一外部电极在长度方向的截面中包括第一基极,第一导电层,形成在第一基极上并形成在陶瓷体的边缘部分上,第一端子电极形成 在第一基极和第一导电层上。 第二外部电极包括第二基极,形成在第二基极上并形成在陶瓷体的边缘部分上的第二导电层,以及形成在第二基极和第二导电层上的第二端电极 。 第一和第二导电层在陶瓷体的厚度方向上位于有源层的外侧。

    유전체 조성물 및 이를 유전체층으로 포함하는 적층형 세라믹 콘덴서
    48.
    发明授权
    유전체 조성물 및 이를 유전체층으로 포함하는 적층형 세라믹 콘덴서 有权
    介电组合物和包含其介电层的多层陶瓷电容器

    公开(公告)号:KR101420535B1

    公开(公告)日:2014-07-16

    申请号:KR1020120145511

    申请日:2012-12-13

    Abstract: 본 발명은 ABO
    3 (여기서, A는 Ba이고, B는 Ti임)
    유전체 모재; 또는 ABO
    3 로 표시되며, 여기서 상기 A는 Ba 및 Ca 중에서 선택되는 1종 이상이거나, 상기 B는 Ti, Ca, Zr, 및 Sn 중에서 선택되는 1종 이상인 유전체 모재를 주성분으로 하고, 부성분으로서 희토류 금속을 포함하지 않으면서, Mg:Mn의 함량비가 2:1≤Mg/Mn≤6:1를 만족하는 것을 특징으로 하는 유전체 조성물 및 이를 유전체층으로 포함하는 적층형 세라믹 콘덴서에 관한 것이다.
    본 발명에 따르면, 유전체 조성물에서 희토류 금속을 포함하지 않으면서, Mg/Mn의 함량비를 조절하여 유전체 입자의 입성장 억제와 함께 균일한 미세구조를 형성할 수 있다. 따라서, 상기 유전체 조성물을 이용한 유전체층을 포함하는 본 발명의 적층형 세라믹 콘덴서는 고유전율과 낮은 손실계수을 나타내고, 고온에서의 전기적 특성이 우수하고, 온도에 따른 용량변화가 매우 안정적이다.

    적층 세라믹 전자부품 및 이의 제조방법
    49.
    发明公开
    적층 세라믹 전자부품 및 이의 제조방법 有权
    层压陶瓷电子部件及其制造方法

    公开(公告)号:KR1020140031739A

    公开(公告)日:2014-03-13

    申请号:KR1020120098443

    申请日:2012-09-05

    Abstract: The present invention relates to laminated ceramic electronic components, which have high reliability, and a manufacturing method thereof which suppresses the degradation of mechanical rigidity caused in a mounting process by adding magnesium to a ceramic main body in order to form a compact dense structure and reduce the number of pores formed on a cover layer of the ceramic main body. According to the present invention, the laminated ceramic electronic components with large capacity and excellent reliability can be manufactured while suppressing the degradation of the mechanical rigidity.

    Abstract translation: 本发明涉及具有高可靠性的层叠陶瓷电子部件及其制造方法,其通过向陶瓷主体中添加镁来抑制在安装工艺中引起的机械刚度的劣化,以便形成紧凑的致密结构并减少 在陶瓷主体的覆盖层上形成的孔的数量。 根据本发明,可以在抑制机械刚度的劣化的同时,制造具有大容量,高可靠性的层叠陶瓷电子部件。

    적층 세라믹 커패시터
    50.
    发明公开
    적층 세라믹 커패시터 审中-实审
    多层陶瓷电容器

    公开(公告)号:KR1020120133716A

    公开(公告)日:2012-12-11

    申请号:KR1020110052509

    申请日:2011-05-31

    CPC classification number: H01G4/12 H01G4/01 H01G4/012 H01G4/30

    Abstract: PURPOSE: A multi layer ceramic capacitor is provided to prevent dielectric breakdown by applying low voltage to a dielectric layer instead of high voltage. CONSTITUTION: A laminate body(110) comprises a dielectric layer. A first inner electrode and the second inner electrode(121,122) are formed within the laminate body. A dielectric layer is between the first inner electrode and the second inner electrode facing the first electrode. The first inner electrode and the second inner electrode are offset. The average thickness of the dielectric layer is less than 0.65μm.

    Abstract translation: 目的:提供多层陶瓷电容器,以通过将低电压施加到电介质层而不是高电压来防止电介质击穿。 构成:层压体(110)包括电介质层。 第一内电极和第二内电极(121,122)形成在层压体内。 电介质层位于第一内电极和第二内电极之间,面对第一电极。 第一内电极和第二内电极偏移。 介电层的平均厚度小于0.65μm。

Patent Agency Ranking