-
公开(公告)号：KR1019940007612A
公开(公告)日：1994-04-27
申请号：KR1019920016720
申请日：1992-09-15
Applicant: 삼성전자주식회사
Inventor： 김학
IPC: G03F7/26
Abstract: 본 발명은 다층레지스크를 이용한 패턴형성방법에 관한 것이다.
본 발명에 의하면, 고단차를 가진 피가공기판사역 미세패턴을 형성하는 포토리소그래피공정에 있어서, 상기 고단차를 가진 피가공기판상의 단차가 낮은 부분에 평탄화용 레지스트막을 형성하는 공정, 상기 피가공기판 전면에 하층레지스트를 도포하는 공정, 상기 하층레지스트상에 중간층을 형성하는 공정, 상기 중간층상에 상층레지스트를 도포한 후 소정패턴으로 패터닝하는 공정, 상기 패터닝된 상층레지스트를 마스크로 하여 상기 중간층을 식각하는 공정, 및 상기 중간층을 마스크로 하여 상기 하층레지스트 및 평탄화용 레지스트막을 식각하는 공정을 구비하여 구성되는 것을 특징으로 하는 다층레지스트를 이용한 패턴형성방법이 제공된다.
따라서 본 발명에 의하면 감소된 공정스텝에 의해 피가공기판의 단차에 의한 패턴크기의 변화를 최소화시켜 디바이스의 수율을 향상시킬 수 있으며, 궁극적으로는 수율향상에 따른 원가절감을 도모할 수 있다.-
公开(公告)号：KR1020060122417A
公开(公告)日：2006-11-30
申请号：KR1020050044875
申请日：2005-05-27
Applicant: 삼성전자주식회사
Inventor： 김학
IPC: H01L21/027 , H01L21/304
CPC classification number: H01L21/67028 , G03F7/7075 , G03F7/70925 , H01L21/67288 , H01L22/12
Abstract: An apparatus for removing particles and semiconductor substrate processing equipment having the same are provided to prevent physical damage of a semiconductor substrate by using a detecting unit and a cleaner for eliminating the particles. A light emitting unit(111) scans a lower surface of a semiconductor substrate(W) with a ribbon-shaped wide beam. A light receiving unit(112) receives a light reflected or scattered from the lower surface. A detecting unit(130) analyzes the received light to verify existence of particles(P) on the lower surface. A cleaner(140) sucks the verified particles to remove it from the lower surface. The cleaner includes a spray module. The spray module sprays a gas to the lower surface to separate the verified particles from the lower surface.
Abstract translation: 提供了一种用于除去颗粒的装置和具有该装置的半导体基板处理设备，以通过使用用于消除颗粒的检测单元和清洁器来防止半导体基板的物理损坏。 发光单元（111）利用带状宽光束扫描半导体衬底（W）的下表面。 光接收单元（112）接收从下表面反射或散射的光。 检测单元（130）分析接收到的光以验证下表面上的颗粒（P）的存在。 清洁器（140）吸取已验证的颗粒以将其从下表面移除。 清洁器包括一个喷雾模块。 喷雾模块将气体喷射到下表面，以将已验证的颗粒与下表面分离。
-
公开(公告)号：KR1020010047961A
公开(公告)日：2001-06-15
申请号：KR1019990052400
申请日：1999-11-24
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: PURPOSE: A method for forming a line first dual damascene pattern with using an oxide mask layer is provided to allow a stable formation of a contact pattern. CONSTITUTION: In the method, an interlayer dielectric layer(31) having a lower metal layer(32) formed therein is formed on a semiconductor substrate. Next, the first and second insulating layers(33,34) are formed on the interlayer dielectric layer(31), and the first resist pattern is then formed thereon. Next, the second insulating layer(34) is selectively etched through the first resist pattern, and then the first resist pattern is removed. Thereafter, the second resist layer(36) is formed for planarization over an entire structure, and then the third insulating layer(37) is formed thereon and patterned. Next, the second resist layer(36) is also patterned through the patterned third insulating layer(37). Then, the first insulating layer(33) is selectively etched by using both the patterned third insulating layer(37) and the patterned second resist layer(36) as a mask, so that contact holes exposing portions of the lower metal layer(32) are formed therein. The third insulating layer(37) is preferably made of oxide.
Abstract translation: 目的：提供一种使用氧化物掩模层形成线第一双镶嵌图案的方法，以便能够稳定地形成接触图案。 构成：在该方法中，在半导体衬底上形成有形成有下金属层（32）的层间绝缘膜（31）。 接着，在层间电介质层（31）上形成第一和第二绝缘层（33,34），然后在其上形成第一抗蚀剂图案。 接下来，通过第一抗蚀剂图案选择性地蚀刻第二绝缘层（34），然后去除第一抗蚀剂图案。 此后，形成第二抗蚀剂层（36）以在整个结构上进行平面化，然后在其上形成图案化的第三绝缘层（37）。 接下来，第二抗蚀剂层（36）也通过图案化的第三绝缘层（37）图案化。 然后，通过使用图案化的第三绝缘层（37）和图案化的第二抗蚀剂层（36）作为掩模来选择性地蚀刻第一绝缘层（33），使得暴露下部金属层（32）的部分的接触孔 形成在其中。 第三绝缘层（37）优选由氧化物制成。
-
公开(公告)号：KR100275736B1
公开(公告)日：2001-01-15
申请号：KR1019980029735
申请日：1998-07-23
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: 본 발명의 반도체 장치의 제조방법은 물질막이 형성된 반도체 기판 상에 포토레지스트막을 형성한 후 패터닝하여 상기 물질막을 노출시키고 제1 폭의 스페이스를 갖는 포토레지스트 패턴을 형성한다. 이어서, 상기 포토레지스트 패턴이 형성된 반도체 기판의 전면에 수용성 폴리머막을 형성한 후 베이크하여 상기 포토레지스트 패턴과 상기 수용성 폴리머막의 접촉부위를 가교반응시킨다. 다음에, 상기 가교반응된 폴리머막을 탈이온수로 제거함으로써 상기 포토레지스트 패턴을 둘러싸도록 폴리머 물질막 패턴을 형성함과 동시에 상기 제1 폭보다 좁은 제2 폭의 스페이스를 갖는 포토레지스트 패턴을 형성한다. 이어서, 상기 제2 폭의 스페이스를 갖는 포토레지스트 패턴 및 폴리머 물질막 패턴을 식각마스크로 상기 물질막을 식각하여 제2 폭의 스페이스를 갖는 물질막 패턴을 형성한다. 이렇게 본 발명의 반도체 장치의 제조방법은 포토레지스트 패턴과 수용성 폴리머 간의 가교반응에 의해 통상의 노광장비를 사용하더라도 포토레지스트 패턴들 사이의 스페이스를 줄일 수 있고, 이에 따라 스페이스가 줄어든 물질막 패턴을 형성할 수 있다.
-
公开(公告)号：KR1020000050691A
公开(公告)日：2000-08-05
申请号：KR1019990000737
申请日：1999-01-13
Applicant: 삼성전자주식회사
IPC: B42D25/40 , B42D25/455 , B42D25/46
Abstract: PURPOSE: A chip on-board(COB) compressor compressing thermal chip on-board on a smart card is provided which prevents adhesion badness of a COB and a base card, damage of the COB and squeeze of a base card as a pressure road always presses the COB under an appointed pressure by using a compress buffer unit. CONSTITUTION: A chip on-board compressor includes a base plate(210), a lower press block(250) which is installed at the base plate(210) and a tray installing an adhered base card and COB, a lower press block heating the COB at a fixed temperature, an upper press block(240) generating a displacement in the direction of the lower press block by cylinder(230) which is installed at an upper plate(220) supported by a guide road(215) to be fixed distance from the base plate(210), and a compressing buffer unit(245) generating the displacement and compressing the COB at the upper press block(240).
Abstract translation: 目的：提供一种在智能卡上压缩散热芯片的片上机（COB）压缩机，防止COB和基卡的粘附不良，COB的损坏和基卡的挤压作为压力路一直 使用压缩缓冲单元在指定的压力下按压COB。 构成：片上机载压缩机包括底板（210），安装在基板（210）上的下压块（250）和安装粘附的基卡和COB的托盘，下压块 COB，固定温度的上压块（240），其通过由安装在由导向道路（215）支撑的上板（220）上的圆柱体（230）产生沿下压块的方向的位移，以固定 距离基板（210）的距离以及产生位移的压缩缓冲单元（245），并压缩上压块（240）处的COB。
-
Patent Agency Ranking
公开(公告)号：KR1019990031795A
公开(公告)日：1999-05-06
申请号：KR1019970052632
申请日：1997-10-14
Applicant: 삼성전자주식회사
Inventor： 김학
IPC: H01L21/027
Abstract: 반도체장치를 제조하는 공정에서 사용되는 노광장치 및 이를 이용한 노광방법에 관하여 개시한다. 이는 노광장치 내로 반입된 웨이퍼의 정렬을 맞추기 위한 프리얼라인부(pre-align part)에서 프리얼라인(pre-align)을 진행한 후, 광로변환수단에 의하여 기존 노광계외의 다른 노광계를 구성하여 프리얼라인부에서 웨이퍼 에지 상의 감광막을 제거하기 위하여 웨이퍼 에지에 대한 노광공정을 진행할 수 있는 노광장치이며, 이를 이용한 노광방법이다. 이로써, 웨이퍼 에지부에 패턴 형성과는 무관하게 잔존하는 불필요한 감광막을 효과적으로 제거함으로써 웨이퍼 에지에 접촉하는 반도체장치의 부품이 오염되는 것을 방지할 수 있다. 또한, 웨이퍼 에지부의 불필요한 감광막을 제거하기 위하여 기존의 설비를 이용할 수 있다는 점에서 생산설비의 효율적 운용과 생산비 절감을 이룰 수 있다.
-
公开(公告)号：KR1019980065640A
公开(公告)日：1998-10-15
申请号：KR1019970000751
申请日：1997-01-14
Applicant: 삼성전자주식회사
Inventor： 김학
IPC: H01L21/027
Abstract: 본 발명에 개시된 감광막 도포 장비는 웨이퍼를 로딩(loading)하기 위한 로딩부와, 웨이퍼 상에 감광막을 도포하기 위한 감광막 도포부와, 상기 도포된 감광막을 베이크하기 위한 베이크부와, 상기 베이크된 감광막을 식히기 위한 냉각부와, 상기 냉각부를 거친 웨이퍼를 다른 공정으로 이송하기 위한 언로딩(unloading)부를 구비한 감광막 도포 장비에 있어서, 상기 냉각부가 상기 언로드부로 웨이퍼를 이송시키기 위한 이송 벨트; 및 상기 웨이퍼의 뒷면에 있는 파티클을 흡입하기 위한 파티클 흡입 장치를 구비하는 것을 특징으로 한다. 본 발명에 의하면, 노광 공정에서의 디포커스(defocus)에 따른 패턴 불량과 노광 장비가 오염되는 등의 문제를 방지할 수 있다.
-
公开(公告)号：KR1019970008372A
公开(公告)日：1997-02-24
申请号：KR1019950023165
申请日：1995-07-31
Applicant: 삼성전자주식회사
Inventor： 김학
IPC: H01L21/302
Abstract: 반도체장치의 미세 패턴 형성방법이 개시되어 있다. 본 발명은 반도체장치의 패턴 형성방법에 있어서, 단차를 갖는 반도체기판 상에 포토레지스트를 도포하는 단계; 제1마스크를 사용하여 상기 반도체기판의 표면이 높은 부위 상에 형성된 포토레지스트의 표면에만 선택적으로 노광시키는 단계; 상기 선택적으로 노광된 포토레지스트를 제2마스크로 노광시키는 단계; 및 상기 제2마스크에 의해 노광된 포토레지스트를 현상함으로써, 원하는 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.021 seconds)
