-
公开(公告)号：KR1020080106775A
公开(公告)日：2008-12-09
申请号：KR1020070054620
申请日：2007-06-04
Applicant: 삼성전자주식회사
CPC classification number: G06F11/10
Abstract: A memory system including an ECC circuit is presented to prevent the increase of cost without increasing the size regardless of the increase of channels in the memory system. A memory system comprises a number of memory devices(310,320,330), a controller(200) to control the memory devices, and at least one channel. The channel is connected between the memory devices and the controller. The controller comprises a host interface(210), a memory interface block(250) and a first buffer memory block. The host interface interfaces write data inputted from a host to the bus, and interfaces read data received through the bus to the host. The memory interface block interfaces data to be written into the memory devices or to be read out from the memory devices. The first buffer memory block decodes read data read out from the memory devices.
Abstract translation: 提供了包括ECC电路的存储器系统，以防止成本的增加，而不增加存储器系统中的通道的增加。 存储器系统包括多个存储器件（310,320,330），用于控制存储器件的控制器（200）和至少一个通道。 通道连接在存储设备和控制器之间。 控制器包括主机接口（210），存储器接口块（250）和第一缓冲存储块。 主机接口将从主机输入的数据写入总线，并将通过总线接收的数据读取到主机。 存储器接口块将要写入存储器件的数据或从存储器件读出数据。 第一缓冲存储器块解码从存储器件读出的读取数据。
-
公开(公告)号：KR1020080100627A
公开(公告)日：2008-11-19
申请号：KR1020070046566
申请日：2007-05-14
Applicant: 삼성전자주식회사
IPC: H03M13/29
CPC classification number: H03M13/6362
Abstract: A puncturing apparatus and a puncturing method of an error control code enhance a code rate of the error control code by including a code word selection unit and a puncturing unit. A code word selection unit(210) selects consecutive n-1 mother code words among the mother code words generated from k-bit effective information and one redundant bit. A puncturing unit(220) selects k bits among redundant bits included in the n-1 mother code words, deletes rest redundant bits, and rearranges n-1 mother code words to the target code word of the n * K bits.
Abstract translation: 错误控制码的删截装置和删截方法通过包括码字选择单元和删截单元来提高错误控制码的码率。 码字选择单元（210）从由k位有效信息和一个冗余位产生的母码字中选择连续的n-1个母码字。 打孔单元（220）在n-1个母码字中包含的冗余位中选择k位，删除休息冗余位，并将n-1个母码字重排为n * K位的目标码字。
-
公开(公告)号：KR100785925B1
公开(公告)日：2007-12-17
申请号：KR1020060123340
申请日：2006-12-06
Applicant: 삼성전자주식회사
IPC: G11C16/04
CPC classification number: G11C11/5628 , G11C7/1006 , G11C11/5642 , G11C16/10 , G11C2211/5641
Abstract: A multi-level cell memory device using TCM(Trellis Coded Modulation) is provided to reduce bit error rate in write operation of a multi-level cell memory and to increase the number of bits stored in one memory sell, by using a module coupling encoding and signal mapping in writing data to the multi-level cell memory. A multi-level cell memory device stores data, and includes an MLC memory cell(240), an outer encoder(210) and a TCM modulator(220). The outer encoder generates outer encoded bit stream by encoding the data through a first encoding method. The TCM modulator writes the data into the MLC memory cell by applying a program pulse to the MLC memory cell. The program pulse is generated by modulating the outer encoded bit stream.
Abstract translation: 提供使用TCM（网格编码调制）的多级单元存储器件，以减少多级单元存储器的写入操作中的误码率，并通过使用模块耦合编码来增加存储在一个存储器中的位数 以及向多级单元存储器写入数据的信号映射。 多级单元存储装置存储数据，并且包括MLC存储单元（240），外编码器（210）和TCM调制器（220）。 外部编码器通过第一编码方法对数据进行编码来生成外部编码比特流。 TCM调制器通过向MLC存储单元施加编程脉冲将数据写入MLC存储单元。 通过调制外部编码比特流来产生编程脉冲。
-
公开(公告)号：KR1020060093448A
公开(公告)日：2006-08-25
申请号：KR1020050014209
申请日：2005-02-21
Applicant: 삼성전자주식회사
CPC classification number: H04L25/067 , H04L25/03318
Abstract: 본 발명은 수신단에서 송신 신호를 추정함에 있어 낮은 계산 복잡도를 갖는 수신 통신장치의 수신 구조를 제안한다. 이를 위해 전달받은 현재 수신신호와 적어도 하나의 이전 수신신호와 이전 수신신호에 대응되는 추정신호를 이용하여 송신 가능한 신호들에 대한 우도함수를 산출하는 우도함수 계산부와 산출한 우도함수들 중 최대값을 갖는 우도함수에 대응되는 송신 가능한 신호를 출력하는 최대값 출력부를 포함하는 수신단을 제안한다. 이와 같이 현재 수신된 신호를 추정함에 있어 이전에 수신한 신호, 이전에 추정한 신호, 현재 수신한 신호를 이용함으로서 추정된 신호의 신뢰도를 향상시킬 수 있다. 또한, 이전에 추정한 신호는 일시 저장하여 사용함으로서 계산의 복잡도가 증가하는 것을 방지할 수 있다.
주파수 오프셋, 우도 함수, 이중 상관성, 복잡도
-
-
-
Search Results
44
records
(took 0.02 seconds)
