-
-
-
-
公开(公告)号：KR1020130055504A
公开(公告)日：2013-05-28
申请号：KR1020120062764
申请日：2012-06-12
Applicant: 삼성전자주식회사 , 인터내셔널 비즈니스 머신즈 코오퍼레이션
Inventor： 안정훈 , 최현민 , 오군솔라,올루와페미오.
CPC classification number: H01L22/34 , H01L22/14 , H01L22/20 , H01L23/5256 , H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: An IC device test method using a fuse device is provided to test many test devices using a single pad including a fuse or a single pad set including a fuse device. CONSTITUTION: A semiconductor device including a first test device, a first pad electrically connected to the first test device and a first fuse electrically connected to the first test device and the first pad(S10). The first test device is firstly tested using the first pad(S20). The first pad and the first test device are electrically separated by cutting the first fuse(S30). The second pad electrically connected to the first pad and a second test device electrically connected to the second pad are formed(S40). The second test device is secondly tested using the second pad(S50). [Reference numerals] (AA) Start; (BB) End; (S10) Provide a semiconductor device including a first test device, a first pad electrically connected to the first test device and a first fuse electrically connected to the first test device and the first pad; (S20) Test the first test device firstly using the first pad; (S30) Electrically separate the first pad and the first test device by cutting the first fuse; (S40) Form a second pad electrically connected to the first pad and a second test device electrically connected to the second pad; (S50) Test the second test device secondly using the second pad
Abstract translation: 目的：提供使用保险丝装置的IC器件测试方法，以使用包括保险丝的单个焊盘或包括熔丝器件的单个焊盘组来测试许多测试设备。 构成：包括第一测试装置，电连接到第一测试装置的第一焊盘和电连接到第一测试装置和第一焊盘的第一熔丝的半导体器件（S10）。 首先使用第一焊盘测试第一测试设备（S20）。 通过切割第一熔丝将第一焊盘和第一测试装置电隔离（S30）。 形成电连接到第一焊盘的第二焊盘和电连接到第二焊盘的第二测试装置（S40）。 使用第二焊盘对第二测试装置进行二次测试（S50）。 （附图标记）（AA）开始; （BB）结束; （S10）提供包括第一测试装置，电连接到第一测试装置的第一焊盘和电连接到第一测试装置和第一焊盘的第一熔丝的半导体器件; （S20）首先使用第一焊盘测试第一测试设备; （S30）通过切割第一保险丝来电分离第一焊盘和第一测试装置; （S40）形成电连接到第一焊盘的第二焊盘和电连接到第二焊盘的第二测试装置; （S50）使用第二垫测试第二测试装置
-
公开(公告)号：KR1020090021874A
公开(公告)日：2009-03-04
申请号：KR1020070086751
申请日：2007-08-28
Applicant: 삼성전자주식회사
IPC: H01L21/336
Abstract: A semiconductor device and a manufacturing method thereof are provided to prevent over etching in an oxide film by surface-processing a first spacer and an element isolation region. A semiconductor substrate(100) defining an element isolation region(105) and an active area is prepared. A gate electrode(120) is formed on the semiconductor substrate. The spacer is formed in a side wall of a gate electrode. A first blocking film is formed in an outer side wall of a first spacer(135). A second spacer(137) is formed in the outer side wall of the first spacer. A gate insulating layer(110) is formed between the semiconductor substrate and the gate electrode. A source/drain region(106,108) is formed in the semiconductor substrate of both sides of the gate electrode. A silicide film(109,129) is formed in the upper part of the gate electrode and the source/drain region. The first spacer is composed of the oxide film. The first blocking film has the nitrogen. The element isolation region includes a second blocking layer formed in the upper part. The second blocking layer includes the nitrogen.
Abstract translation: 提供半导体器件及其制造方法，以通过对第一间隔物和元件隔离区进行表面处理来防止氧化膜中的过度蚀刻。 制备限定元件隔离区域（105）和有源区域的半导体衬底（100）。 在半导体衬底上形成栅电极（120）。 间隔件形成在栅电极的侧壁中。 在第一间隔件（135）的外侧壁上形成有第一阻挡膜。 第二间隔件（137）形成在第一间隔件的外侧壁中。 在半导体衬底和栅电极之间形成栅极绝缘层（110）。 源极/漏极区域（106,108）形成在栅电极两侧的半导体衬底中。 在栅极电极和源极/漏极区域的上部形成硅化物膜（109,129）。 第一间隔物由氧化膜构成。 第一阻挡膜具有氮。 元件隔离区域包括形成在上部的第二阻挡层。 第二阻挡层包括氮。
-
Patent Agency Ranking
公开(公告)号：KR1020080046347A
公开(公告)日：2008-05-27
申请号：KR1020060115686
申请日：2006-11-22
Applicant: 삼성전자주식회사
CPC classification number: H04W48/20 , H04B7/2662 , H04W36/08 , H04W48/12 , H04W84/042
Abstract: An apparatus and a method for selecting a cell in a mobile communication terminal are provided to synchronize with a frequency, included in a PLMN which can not receive a service, and reduce the duplicate check of system information by using the BCCH(Broadcast Control Channel) allocation list of various communication networks, thereby reducing a cell selection time. A method for selecting a cell in a mobile communication terminal comprises the following steps of: checking whether a cell selection event is generated(400); searching for neighbor frequencies and the intensity of each frequency to generate a neighbor cell list(450) in which the frequencies are aligned in the order that the intensity of each frequency(RxLev) is higher(402); selecting a frequency to camp on in the order that the intensity of each frequency is higher(404); checking whether the selected frequency is a frequency included in a communication network which is not searched by using the AS(Already Searched) information of the neighbor cell list(406); synchronizing with the selected frequency if the selected frequency is a frequency which is not checked and searched(408); checking the system information of the selected frequency(410); checking whether the selected frequency is an available frequency included in a selected PLMN(Public Land Mobile Network)(412); and allowing the mobile communication terminal to enter an idle mode if the selected frequency is the available frequency included in the selected PLMN(416).
Abstract translation: 提供了一种用于选择移动通信终端中的小区的装置和方法，其与包含在不能接收业务的PLMN中的频率同步，并且通过使用BCCH（广播控制信道）来减少系统信息的重复检查， 各种通信网络的分配列表，从而减少小区选择时间。 一种用于在移动通信终端中选择小区的方法包括以下步骤：检查小区选择事件是否被生成（400）; 搜索相邻频率和每个频率的强度以生成相邻小区列表（450），其中频率按照每个频率（RxLev）的强度较高的顺序对准（402）; 选择频率按照每个频率的强度较高的顺序进行驻留（404）; 检查所选择的频率是否是通过使用相邻小区列表（406）的AS（已经搜索）信息未被搜索的通信网络中包括的频率; 如果所选择的频率是未被检查和搜索的频率（408），则与所选择的频率同步; 检查所选频率的系统信息（410）; 检查所选择的频率是否是包括在所选择的PLMN（公共陆地移动网络）中的可用频率（412）; 并且如果所选择的频率是所选PLMN中包括的可用频率，则允许移动通信终端进入空闲模式（416）。
-
公开(公告)号：KR100773097B1
公开(公告)日：2007-11-02
申请号：KR1020060079548
申请日：2006-08-22
Applicant: 삼성전자주식회사
IPC: H01L21/60
CPC classification number: H01L24/05 , H01L24/06 , H01L2224/05093 , H01L2224/05554 , H01L2224/05556 , H01L2224/05624 , H01L2224/05647 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/19041 , H01L2924/19043
Abstract: A semiconductor device having pads is provided to reduce a plane area occupied by the pads and optimize an arrangement of the pads by arranging first and second via contact portions in one row. First pads(150) and second pads(160) are arranged on an interlayer dielectric in first and second rows, respectively. First via contact portions(155) extend from the first pad toward the second row, and second via contact portions(165) extend from the second pads toward the first row. At least one first via plug(135a) is disposed in the interlayer dielectric under the first via contact portion, and at least one second via plug(135b) is disposed in the interlayer dielectric layer under the second via contact portion.
Abstract translation: 提供具有焊盘的半导体器件以减少由焊盘占据的平面面积，并且通过将一个第一和第二通孔接触部分布置在一排中来优化焊盘的布置。 第一焊盘（150）和第二焊盘（160）分别布置在第一和第二行中的层间电介质上。 首先经由接触部分（155）从第一焊盘朝向第二行延伸，并且第二通孔接触部分（165）从第二焊盘朝向第一行延伸。 至少一个第一通孔插头（135a）设置在第一通孔接触部分下方的层间电介质中，并且至少一个第二通孔插塞（135b）设置在第二通孔接触部分下方的层间电介质层中。
-
公开(公告)号：KR100684905B1
公开(公告)日：2007-02-20
申请号：KR1020050073882
申请日：2005-08-11
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/76822 , H01L21/7684
Abstract: 다마신 공정의 방법을 제공한다. 이 방법은 반도체기판 상에 배선절연막을 형성한 후, 배선절연막을 패터닝하여 이를 관통하는 개구부를 갖는 배선절연막 패턴을 형성하는 단계, 배선절연막 패턴 상에 개구부를 채우는 도전막을 형성한 후, 배선절연막 패턴의 상부면이 노출될 때까지 도전막을 화학적 기계적 연마 기술을 사용하여 식각하여, 개구부를 채우는 도전막 패턴을 형성하는 단계를 포함한다. 이어서, 화학적 기계적 연마에 의해 손상된 배선절연막 패턴의 상부영역을 선택적으로 제거한다. 이때, 배선절연막은 높이에 따라 화학적 조성이 달라지도록 형성하고, 배선절연막 패턴의 상부영역을 선택적으로 제거하는 단계는 배선절연막의 높이에 따른 화학적 조성의 차이에 따른 식각 선택성을 이용한다.
-
公开(公告)号：KR100641070B1
公开(公告)日：2006-10-31
申请号：KR1020040052468
申请日：2004-07-06
Applicant: 삼성전자주식회사
IPC: H01L27/04
CPC classification number: H01L23/5223 , H01L21/76808 , H01L21/76877 , H01L28/91 , H01L2924/0002 , H01L2924/00
Abstract: 반도체 장치 및 이의 제조 방법에 있어서, 제1 절연막을 패터닝하여 형성된 제1 폭을 갖는 제1 개구부의 측벽과 저면 상에 하부전극을 연속적으로 형성한다. 이후, 제1 절연막 상에 형성된 제2 절연막을 패터닝하여 형성되고, 제1 폭보다 넓은 제2 폭을 가지면서 제1 개구부를 노출시키는 제2 개구부의 내부를 따라 상기 하부전극을 덮도록 유전막 및 상부전극을 형성한다. 제1 및 제2 개구부를 형성할 경우, 하부전극에 필드를 인가하기 위한 하부배선도 동시에 형성한다. 하부전극의 단부와 상부전극의 단부를 적어도 하나 이상의 유전막 높이만큼 이격시켜 전류누설을 효과적으로 방지할 수 있다. 또한, 커패시터를 형성하기 위한 개구부와 하부배선을 형성하기 위한 개구부를 동시에 형성함으로써 공정 소요 시간 및 비용을 크게 단축할 수 있다.
Abstract translation: 在半导体器件及其制造方法中，下电极连续地形成在具有通过图案化第一绝缘膜而形成的第一宽度的第一开口的侧壁和底表面上。 电介质膜通过图案化形成在第一绝缘膜上的第二绝缘膜并且沿着暴露第一开口的第二开口的内部覆盖下电极而形成，该第二开口具有比第一宽度大的第二宽度。 由此形成电极。 当形成第一和第二开口时，同时形成用于向下电极施加电场的下布线。 下电极的端部和上电极的端部间隔开至少一个或多个电介质膜的高度，以有效地防止电流泄漏。 另外，由于形成电容器的开口和用于形成下层布线的开口同时形成，所以该工艺所需的时间和成本可以大大缩短。
-
公开(公告)号：KR1020060017023A
公开(公告)日：2006-02-23
申请号：KR1020040065521
申请日：2004-08-19
Applicant: 삼성전자주식회사
IPC: H01L27/04
CPC classification number: H01L28/40 , H01L21/7687 , H01L23/5223
Abstract: 본 발명의 금속-절연체-금속 커패시터는 상, 하부 전극 및 상, 하부 전극 사이에 개재된 유전체막을 포함하며, 상부 전극에는 제1 전압이 인가되고, 하부 전극에는 제1 전압과 다른 제2 전압이 인가되며, 상부 전극에 제1 전압을 인가하기 위한 배선은 하부 전극의 하부 레벨 또는 동일 레벨의 배선이다. 따라서, 유전체막의 두께를 유전체막의 신뢰성이 인정되는 한도 내에서 최소화할 수 있으므로 고 커패시턴스의 MIM 커패시터를 구현할 수 있다.
MIM 커패시터, 트렌치
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.023 seconds)
