公开(公告)号：KR100606157B1

公开(公告)日：2006-08-01

申请号：KR1020040058172

申请日：2004-07-26

Applicant: 삼성전자주식회사

Inventor： 이정우 ,  이준 ,  이형우

IPC: G11C16/30 ,  G11C5/14

CPC classification number: G11C16/30

Abstract: 제1 전원 공급 패드 및 제2 전원 공급 패드에 근접한 파워 레벨 감지 회로를 가지는 플레시 메모리가 개시된다. 플레시 메모리에 전원이 공급되고, 공급되는 전원 전압을 감지하는 파워 레벨 감지 회로는 제1 전원 공급 패드 및 제2 전원 공급 패드와 전원 공급 라인을 통해 연결된다. 제1 전원 공급 패드 및 제2 전원 공급 패드가 구비된 소정의 패드부에 파워 레벨 감지 회로를 배치하여 전원 공급 라인의 길이를 최소화한다. 전원 공급 라인의 최소화에 의해 파워 노이즈는 감소된다.

公开(公告)号：KR1020060053399A

公开(公告)日：2006-05-22

申请号：KR1020040093082

申请日：2004-11-15

Applicant: 삼성전자주식회사

Inventor： 한규환 ,  이정우

IPC: G02F1/1345

CPC classification number: G02F1/13452 ,  G09G3/3611 ,  G09G2300/0426

Abstract: 본 발명은 액정표시장치에 관한 것으로, 패드가 마련되어 있는 액정 패널과, 상기 패드와 전기적으로 연결되는 출력 리드와, 상기 출력 리드와 연결되어 있는 구동칩과, 상기 출력 리드와 상기 구동칩을 장착하고 있는 필름을 포함하는 필름-구동칩 조립체를 포함하며, 상기 필름은 상기 출력 리드의 양측 방향에서 돌출되어 있으며 상기 액정패널과 접착되어 있는 패널측 돌출부를 가지는 것을 특징으로 한다. 이에 의하여 필름-구동칩 조립체가 액정 패널에 안정적으로 접착되어 있는 액정표시장치가 제공된다.

公开(公告)号：KR100580629B1

公开(公告)日：2006-05-16

申请号：KR1020030081101

申请日：2003-11-17

Applicant: 삼성전자주식회사

Inventor： 장우영 ,  조진호 ,  신상훈 ,  이정우

IPC: A61B5/04

CPC classification number: A61B5/053

Abstract: 고주파 대역의 피부 임피던스 응답을 표현하는 피부 임피던스 모델이 개시된다. 본 발명의 피부 임피던스 모델은 측정 대상 신체 부위의 양단으로 전류를 흐르게 하여 측정 대상 신체 부위 양단 사이의 전압을 측정함으로써 추정되는 데, 측정 대상 신체 부위를 3 전극법을 이용하여 측정되는 데이터들로부터 얻어진다. 피부 임피던스 모델은 제1 저항과 병렬 연결되는 제1 일정 위상 소자(CPE)를 갖는 제1 영역과, 제2 저항과 병렬 연결된 제2 일정 위상 소자와 직렬 연결되는 제3 저항을 갖는 제2 영역과, 그리고 제4 저항과 병렬 연결되는 제3 일정 위상 소자를 갖는 제3 영역을 구비하고, 병렬 연결되는 제2 영역과 제3 영역이 제5 저항을 통하여 제1 영역과 직렬 연결되는 것으로 구성된다. 따라서, 본 발명에 의해 제안되는 피부 임피던스 모델은 수백 kHz 대역에서 수 MHz 대역까지의 생체 임피던스를 잘 표현하여 EIT(Elecrical Impedance Tomography)나 체지방계 등에서 체성분 측정이나 약물의 침투 정도나 피부 경혈의 특성 조사, 자극에 대한 피부의 반응 조사 등 여러 임상 분야에 적용될 수 있다.
신체 조성 성분 분석, 생체 임피던스, 피부 임피던스 모델, 고주파 대역, 저항, 일정 위상 소자(CPE), 복소 임피던스 궤적, 복소 어드미턴스 궤적, EIT(Elecrical Impedance Tomography)

公开(公告)号：KR1020060038136A

公开(公告)日：2006-05-03

申请号：KR1020040087311

申请日：2004-10-29

Applicant: 삼성전자주식회사

Inventor： 이정우

IPC: G09G3/36

CPC classification number: G09G3/3685 ,  G09G2310/0286

Abstract: 구동의 안정화를 도모하기 위한 표시장치 및 그의 구동방법이 개시된다. 표시부는 복수의 데이터 라인들과, 복수의 스캔 라인들을 구비하고, 데이터 라인들에 인가되는 데이터신호들과, 스캔 라인들에 인가되는 스캔 신호들에 의해 화상을 표시한다. 데이터 구동부는 복수의 데이터 구동 칩을 가지며, 각각의 데이터 구동 칩은 입력 데이터들을 소정개의 그룹으로 나누어 신호처리하여 데이터 라인들에 출력한다. 스캔 구동부는 스캔 라인들에 스캔 신호들을 출력한다. 이에 따라, 다채널 구동 칩의 구현시 입력데이터를 두 개 이상의 그룹으로 나누어 각각 구동시킴으로써 상기 구동 칩의 전류 부하를 줄일 수 있다.
쉬프트레지스터, 다채널 구동 칩, 전류 부하 감소

公开(公告)号：KR1020050039257A

公开(公告)日：2005-04-29

申请号：KR1020030074687

申请日：2003-10-24

Applicant: 삼성전자주식회사

Inventor： 이정우

IPC: G02F1/13357

Abstract: 암부(dark part) 발생으로 인한 화질 저하를 방지할 수 있는 백라이트 어셈블리를 구비한 액정 표시 장치에 관한 것으로, 본 발명의 액정 표시 장치는, 액정 표시 패널, 광 발생용 관형 램프를 포함하는 램프 유닛 및 상기 발생된 광을 액정 표시 패널로 전달하는 광 가이드 유닛을 포함하는 백라이트 어셈블리를 포함하고, 상기 램프 유닛은 상기 관형 램프로부터 발생한 광을 상기 광 가이드 유닛으로 전달하는 반사부재, 및 개구 영역을 가지고 상기 관형 램프 주위에 설치되어 외부로부터의 충격을 흡수하는 충격 흡수 부재를 포함한다.

公开(公告)号：KR100459688B1

公开(公告)日：2005-01-17

申请号：KR1019970037988

申请日：1997-08-08

Applicant: 삼성전자주식회사

Inventor： 이재한 ,  이정우

IPC: H01L21/28

Abstract: PURPOSE: A method for fabricating a semiconductor device with an etch-resistant buffer layer on a conductive layer pattern is provided to completely finish a package process by preventing a conductive layer pad included in a polyimide layer from being damaged. CONSTITUTION: A conductive layer pattern(42) is formed on a semiconductor substrate(40). A buffer layer(44) having etch resistance with respect to developer is formed on the front surface of the conductive layer pattern. A polyimide layer is formed on the semiconductor substrate and the buffer layer. A photoresist layer is formed on the front surface of the polyimide layer. A part of the photoresist layer formed on the conductive layer pattern is exposed. A development process is performed on the resultant structure to expose the buffer layer corresponding to the exposed part. The exposed part of the buffer layer is eliminated to expose the conductive layer pattern.

公开(公告)号：KR1020040100717A

公开(公告)日：2004-12-02

申请号：KR1020030033163

申请日：2003-05-24

Applicant: 삼성전자주식회사

Inventor： 이정우

IPC: H01L21/027

Abstract: PURPOSE: A method of forming a photomask pattern and a method of inspecting process failures in a pre-active formation step of a semiconductor process are provided to check easily failures by performing an ion-implantation process or an align-key forming process using a first photoresist pattern and a second photoresist pattern. CONSTITUTION: A photoresist layer is coated on a bare wafer(S10). A first photoresist pattern for defining a shot boundary region and a second photoresist pattern are formed by exposing selectively the photoresist layer(S12). The second photoresist pattern is provided as a mask pattern in a pre-active formation process. The pre-active formation process includes an ion-implantation process or an align-key forming process.

Abstract translation: 目的：提供一种形成光掩模图案的方法和在半导体工艺的预活化形成步骤中检查处理故障的方法，以便通过使用第一（第二）方法执行离子注入工艺或对准键形成工艺来容易地检测故障 光致抗蚀剂图案和第二光致抗蚀剂图案。 构成：将光致抗蚀剂层涂覆在裸晶片上（S10）。 通过选择性地曝光光刻胶层来形成用于限定注入边界区域和第二光致抗蚀剂图案的第一光刻胶图案（S12）。 在预活化形成工艺中，第二光致抗蚀剂图案被提供为掩模图案。 预活化形成方法包括离子注入工艺或对准键形成工艺。

公开(公告)号：KR1020040054291A

公开(公告)日：2004-06-25

申请号：KR1020020081312

申请日：2002-12-18

Applicant: 삼성전자주식회사

Inventor： 이정우

IPC: H01L21/66

Abstract: PURPOSE: A method for checking the hygroscopic degree of a layer formed on a wafer and the curing temperature for dehumidification is provided to be capable of considerably reducing checking cost. CONSTITUTION: The hygroscopic degree of a layer is checked by measuring the first stress of the layer at each predetermined temperature, staying the layer at the atmosphere, measuring the second stress of the layer at each predetermined temperature, and comparing the first stress with the second stress of the layer. When the first stress pattern of each predetermined temperature is different with the second stress pattern of that, the layer is decided to have a hygroscopic characteristic.

Abstract translation: 目的：提供一种检查在晶片上形成的层的吸湿度和除湿固化温度的方法，其能够显着降低检查成本。 构成：通过在每个预定温度下测量层的第一应力，将层保持在大气中，测量层在每个预定温度下的第二应力，并将第一应力与第二应力进行比较来检查层的吸湿度 层的压力。 当每个预定温度的第一应力图案与其第二应力图形不同时，该层被确定为具有吸湿特性。

公开(公告)号：KR100393230B1

公开(公告)日：2003-07-31

申请号：KR1020010049317

申请日：2001-08-16

Applicant: 삼성전자주식회사

Inventor： 이대엽 ,  남정림 ,  유도열 ,  이정우

IPC: H01L21/027

CPC classification number: G03F7/0392 ,  G03F1/50

Abstract: 잔막율을 조절할 수 있는 포토레지스트 패턴의 형성방법에 대해 개시되어 있다. 그 방법은, 하기 화학식을 포함하는 포토레지스트를 이용하여 잔막율을 40% 내지 85%로 조절할 수 있으며, 투과율이 10% 내지 30%인 마스크를 이용하여 잔막율을 60% 내지 85%로 조절할 수 있다. 포토레지스트 패턴의 잔막율을 조절으로써, 비균일한 채널을 형성할 수 있는 도핑각을 확보하는 포토리소그래피 공정을 제공할 수 있다.

식중, r은 정수로서 8~40임.

Abstract translation: 光刻胶组合物可以包括式1和2：其中R为缩醛基或叔丁氧基羰基（t-BOC）基，n和m为整数，n /（m + n）为0.01-0.8，m / （m + n）是1- [n /（m + n）]，其中r是8-40之间的整数。用于形成光刻胶图案的方法可以包括在半导体衬底上形成光刻胶层并且曝光和显影光刻胶 使用包括具有约100％的光透射率的第一区域和具有约10％至约30％的光透射率的第二区域的掩模图案。

公开(公告)号：KR100355231B1

公开(公告)日：2002-10-11

申请号：KR1020000007121

申请日：2000-02-15

Applicant: 삼성전자주식회사

Inventor： 이정우 ,  김학

IPC: H01L21/027

Abstract: 본 발명에 따른 작은 피치의 개구부 이미지들을 구비하는 반도체 메모리 소자 개구부 제조용 포토마스크는 일정 피치로 배열된 복수개의 개구부 이미지들을 구비하여 이 개구부 이미지들을 포토레지스트막에 전사하며, 포토레지스트 플로우 공정을 채용한 사진 식각 공정에 사용된다. 이 포토마스크에 배열된 개구부 이미지들의 중심간의 간격은 상기 피치보다 크다. 본 발명은 또한 감소된 크기의 개구부들을 제조하기 위한 사진 식각 방법 및 이 방법에 의해 제조된 개구부를 포함하는 반도체 메모리 소자를 제공한다.