-
41.发明授权
公开(公告)号：KR100420960B1
公开(公告)日：2004-03-02
申请号：KR1020020034879
申请日：2002-06-21
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: PURPOSE: A method and device for managing a contents addressable memory lookup table based on an LPM(Longest Prefix Matching) being used in an IPv4 is provided to reduce data updating time generally by locating an empty area between an area the prefix length thereof is 23-bit and 24-bit instead of the prefix length of '0' or '32' in a lookup table of an IPv4. CONSTITUTION: A pointer storage(510) stores sixty six pointers. A table managing unit(530) interfaces with a CPU(520) and controls pointers and a CAM(Contents Addressable Memory) control unit(550). The CAM control unit(550) interfaces with the table managing unit(530) and the pointer storage(510), and controls a CAM table storage(540). The table managing unit(530) receives a data appending command from the CPU(520), controls a pointer stored in the pointer storage(510), operates the CAM control unit(550), and updates the CAM table storage(540). The pointer storage(510) stores a pointer having position data of a CAM table, and stores two pairs of upper pointer and lower pointer the prefix lengths. The CAM control unit(550) receives a control command from the table managing unit(530) and the pointer storage(510), operates a CAM, and executes a retrieving command, a reading command, and a writing command.
Abstract translation: 目的：提供一种基于在IPv4中使用的LPM（最长前缀匹配）来管理内容可寻址存储器查找表的方法和设备，以通常通过在其前缀长度为23的区域之间定位空白区域来提供减少数据更新时间 位和24位，而不是在IPv4的查找表中的前缀长度'0'或'32'。 构成：指针存储器（510）存储六十六个指针。 表管理单元（530）与CPU（520）接口并控制指针和CAM（内容可寻址存储器）控制单元（550）。 CAM控制单元（550）与表格管理单元（530）和指针存储器（510）对接，并且控制CAM表格存储（540）。 表格管理单元（530）从CPU（520）接收数据附加命令，控制存储在指针存储器（510）中的指针，操作CAM控制单元（550）并更新CAM表格存储器（540）。 指针存储器（510）存储具有CAM表的位置数据的指针，并且存储两对上指针和下指针的前缀长度。 CAM控制单元（550）从表管理单元（530）和指针存储器（510）接收控制命令，操作CAM并执行检索命令，读取命令和写入命令。
-
公开(公告)号：KR100340042B1
公开(公告)日：2002-06-12
申请号：KR1019990040585
申请日：1999-09-21
Applicant: 한국전자통신연구원
IPC: H04B1/76
Abstract: 1. 청구범위에기재된발명이속하는기술분야본 발명은다중톤변복조시스템의주파수영역적응등화장치에관한것임. 2. 발명이해결하고자하는과제본 발명은채널들을선택적으로수신하여간섭을제거하고, 간섭이제거된신호들을선택적으로가산하여심볼값을결정하므로써, 이산웨이브릿다중톤의변복조와관련되는중첩변수을적절히제공하고채널특성을현저하게향상시킬수 있는주파수영역적응등화장치를제공하는데그 목적이있다. 3. 발명의해결방법의요지본 발명은, 수신된다수의채널을선택적으로수신하고, 필터링된심볼을다음단의필터링수단으로전달하는수신제어수단; 수신된신호를필터링하여간섭을제거하는다수의필터링수단; 필터링된신호들을선택적으로가산하는출력제어수단; 출력제어수단으로부터출력된신호의심볼값을결정하는심볼값결정수단; 결정된심볼값과출력제어수단의출력신호간의오차를검출하는오차검출수단; 및다수의필터링수단의필터링계수를갱신시키기위한갱신수단을포함한다. 4. 발명의중요한용도본 발명은 DWMT 변복조시스템의수신단에이용됨.
-
公开(公告)号：KR100333673B1
公开(公告)日：2002-04-24
申请号：KR1019990039871
申请日：1999-09-16
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 1. 청구범위에기재된발명이속하는기술분야본 발명은비동기전달모드망에서의음성및 전화급서비스제공장치에관한것임. 2. 발명이해결하고자하는과제본 발명은 ATM 망에서제공하는다양한서비스뿐만아니라, 사용자와망 사업자가기존의망에서제공하는음성서비스을원활히수용할수 있도록하는 ATM 망에서의음성및 전화급서비스제공장치를제공하는데그 목적이있다. 3. 발명의해결방법의요지본 발명은외부로부터입력되는각 채널의신호들을스위칭하기위한송신스위칭수단; 송신스위칭수단을통해스위칭되는신호들을입력받아 ATM 셀페이로드를생성하여다중화하고, 다중화한 ATM 셀페이로드에 ATM 헤더를삽입시켜생성한 ATM 셀을전송하는송신처리수단; 및송신처리수단에의해생성된 ATM 셀의 ATM 헤더를검색하여사용자셀을추출하고, 추출한사용자셀의분할/조립헤더에대한검색을통해추출하는시퀀스번호와잔류시간스탬프정보를이용하여포인터를구별하고, 구별한포인터를통해프레임의경계를찾아셀을전달하는수신처리수단을포함한다. 4. 발명의중요한용도본 발명은 ATM 망에이용됨.
-
公开(公告)号：KR100319457B1
公开(公告)日：2002-01-05
申请号：KR1019990062437
申请日：1999-12-27
IPC: H04L12/28
Abstract: 본발명은 ATM(비동기전송모드, Asynchronous Transfer Mode) 교환시스템에서 ABR(Available Bit Rate, 가용비트속도) 및 UBR(Unspecified Bit Rate, 불특정비트속도) 서비스를수용하기위하여공유버퍼형 ATM 스위치모듈의셀 적체를제어하는트래픽제어방법을제공하는데그 목적이있다. 본발명에따르면, 입출력정합모듈및 중앙교환모듈로구성되는비동기전송모드교환기에서 ABR(Availabel Bit Rate, 가용비트속도) 및 UBR(Unspecified Bit Rate, 불특정비트속도) 서비스를수용하기위한트래픽제어방법에있어서, Ingress TCM(입력측트래픽제어모듈)에서의스케쥴링속도를계산하기위하여, 데이터셀이지나는교환모듈내부의모든단위스위치소자의출력링크버퍼의크기의합을데이터셀의헤더에기록하여 Egress TCM(출력측트래픽제어모듈)으로전달하고, Egress TCM에서전달받은데이터셀의헤더에기록된지나온교환모듈내부의모든단위스위치소자의출력링크버퍼크기의합으로부터 ABR 및 UBR 연결별스케쥴링속도를계산한후, 이를해당연결의 Ingress TCM으로전송하며, Ingress TCM이 Egress TCM에서계산하여전송한 ABR 및 UBR 연결별스케쥴링속도로해당연결의스케쥴링속도를변경하는것을특징으로하는트래픽제어방법이제공된다.
-
公开(公告)号：KR1020010028377A
公开(公告)日：2001-04-06
申请号：KR1019990040585
申请日：1999-09-21
Applicant: 한국전자통신연구원
IPC: H04B1/76
CPC classification number: H04L25/03159 , H04L25/03057
Abstract: PURPOSE: The adaptive equalizing device of a frequency area is provided to selectively receive channels so as to remove interference, and to selectively add interference-removed signals so as to decide a symbol value, so that a duplicated variable related to the modulation/demodulation of a DWMT(Discrete Wavelet Multi Tone) can be appropriately supplied and a channel characteristic can be improved. CONSTITUTION: A receiving controller(310) selectively receives channels(1-n) and delivers a filtered symbol to a filter of a next terminal, according to a channel selection signal delivered from external. Filters(321-32n) filter signals delivered from the receiving controller(310) to remove an interference. An output controller(330) selectively adds signals filtered by the filters(321-32n) for outputting, according to an output control signal delivered from external. A symbol value decider(340) compares a preset reference value with an output signal of the output controller(330), to decide a symbol value of a signal output from the output controller(330) according to a compared result. A subtracter(350) subtracts an output signal of the output controller(330) from the symbol value decided by the symbol value decider(340). And an update unit(361-36n) compares a signal received through the receiving controller(310) with an error detected by the subtracter(350), to update a filtering coefficient of the filters(321-32n) according to a compared result.
Abstract translation: 目的：提供频率区域的自适应均衡装置，以选择性地接收信道以消除干扰，并选择性地添加干扰去除信号以便确定符号值，使得与调制/解调相关的重复变量 可以适当地提供DWMT（离散小波多音），并且可以提高通道特性。 构成：根据从外部发送的信道选择信号，接收控制器（310）选择性地接收信道（1-n）并将滤波后的符号传送到下一个终端的滤波器。 滤波器（321-32n）滤波从接收控制器（310）传送的信号以消除干扰。 输出控制器（330）选择性地添加由滤波器（321-32n）滤波的信号，用于根据从外部传送的输出控制信号输出。 符号值判定器（340）将预设参考值与输出控制器（330）的输出信号进行比较，以根据比较结果来确定从输出控制器（330）输出的信号的符号值。 减法器（350）从由符号值判定器（340）确定的符号值中减去输出控制器（330）的输出信号。 并且更新单元（361-36n）将通过接收控制器（310）接收的信号与由减法器（350）检测到的错误进行比较，根据比较结果来更新滤波器（321-32n）的滤波系数。
-
Patent Agency Ranking
公开(公告)号：KR100270335B1
公开(公告)日：2000-10-16
申请号：KR1019970072838
申请日：1997-12-23
Applicant: 한국전자통신연구원
IPC: H04L7/08
Abstract: PURPOSE: A frame synchronization apparatus is provided to reduce the amount of a memory used by storing/circulating synchronization protection information such as detection state of a synchronization pattern of m(m is a natural number) bit, that is a synchronization pattern detection number state, etc. CONSTITUTION: A frame synchronization apparatus includes an 1 bit m-stage shift register(31) for shifting a signal series having a concentration synchronization pattern of m bits among N bits from the outside. A m-bit concentration synchronization pattern detection circuit(32) detects a m-bit concentration pattern using an output signal of 5 bit of the shift register(31). A memory(34) constitutes an N stage shift register having bits more than log2A of 1 word for storing the synchronization protection information of the frame every N bit period. A logic circuit(33) generates a frame synchronization protection information to be newly written into the memory(34) depending on the detection output from the frame synchronization protection information before one period read from the memory(34) and the m-bit concentration synchronization pattern detection circuit(32) to perform a write for the memory(34) and then outputs the detection result to the outside.
Abstract translation: 目的：提供一种帧同步装置，以通过存储/循环同步保护信息来减少所使用的存储器的数量，诸如m（m是自然数）位的同步模式的检测状态，即同步模式检测数状态 等等。构成：帧同步装置包括用于从外部移位N位中的具有m位浓度同步模式的信号序列的1位m级移位寄存器（31）。 m位浓度同步模式检测电路（32）使用移位寄存器（31）的5位的输出信号来检测m位浓度模式。 存储器（34）构成N位移位寄存器，其具有大于log2A为1字的位，用于每N位周期存储帧的同步保护信息。 逻辑电路（33）根据从存储器（34）读取的一个周期之前的帧同步保护信息的检测输出和m位浓度同步（33）生成要重新写入存储器（34）的帧同步保护信息 模式检测电路（32），对存储器（34）进行写入，然后将检测结果输出到外部。
-
公开(公告)号：KR100243094B1
公开(公告)日：2000-02-01
申请号：KR1019970048562
申请日：1997-09-24
Applicant: 한국전자통신연구원
IPC: G06F3/06
Abstract: 본 발명은 데이터 저장 장치에 관한 것으로서, 특히 데이터 변환 속도 및 전송 속도를 일정하게 하는 데이터 저장 장치에 관한 것이다.
종래 데이터 저장 장치는 입력 데이터에 대응하는 변환 데이터의 발생량의 편차에 의해, 출력 데이터가 입력 데이터의 전송 속도보다 더 빠른 경우에는 저장 수단에 언더플로우가 생기는 결점이 발생하였다.
따라서 본 발명은 저장부의 변환 데이터의 발생량이 작은 경우, 저장 수단에 데이터가 가득 차지 않아도 출력부에 전송되도록 제어함으로서, 데이터 발생량에 편차가 있는 경우에도 저장 수단에 언더플로우가 생기지 않도록 하는 데이터 저장 장치를 제시한 것이다.-
公开(公告)号：KR1019990042011A
公开(公告)日：1999-06-15
申请号：KR1019970062710
申请日：1997-11-25
Applicant: 한국전자통신연구원
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 심볼을 복원하는 수신 시스템의 스타트-업 장치 및 방법에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 수신부를 초기화시키는 과정을 3단계로 구분하므로써, 정수값 심볼을 효과적으로 구현하여 잡음 섞인 심볼을 보상하는 기능부의 수렴성을 보장할 수 있는 스타트-업 장치 및 방법을 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본발명은 전달된 잡음이 섞인 심볼의 수를 검출하여 제어신호를 출력하는 검출 수단; 상기 제어신호에 따라 의사 잡음 심볼를 출력하는 의사 잡음 심볼 발생수단; 외부로부터 전달된 상기 심볼들에 섞인 잡음을 보상하는 적응 등화수단; 및 상기 심볼값을 입력받아 정수값 심볼들을 출력하는 심볼 결정수단; 상기 정수값 심볼을 디코딩하여 소정 진수 데이터를 출력하는 디코딩 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 초고속 송수신 시스템에서 수신부를 초기화시키는 기술에 관한 것임.-
-
公开(公告)号：KR1019920005364B1
公开(公告)日：1992-07-02
申请号：KR1019890018401
申请日：1989-12-12
IPC: H03M5/02
CPC classification number: H03M5/12 , H03M5/14 , H04L25/4912
Abstract: The apparatus includes a re-timing means (1) for re-timing inputted NRZ data bit series. A space bit generating and delaying means (2) synthesizes inputted space bits and transmission clocks, and delays them. An alternate mark bit generating means (3) synthesizes the mark bits of the NRZ data bit series and clock pulses, and divides them into two frequencies to an alternate form. A CMI code generating means (4) receives the outputs of the delaying means (2) and the alternate conversion mark bit generating means (3) to convert the NRZ data to CMI codes. With the apparatus, the variation width of the pulses is reduced, resulting in that errors are reduced.
Abstract translation: 该装置包括用于重新定时输入的NRZ数据比特序列的重新定时装置（1）。 空间位产生和延迟装置（2）合成输入的空位和传输时钟，并使它们延迟。 交替标记位产生装置（3）合成NRZ数据位串和时钟脉冲的标记位，并将它们分成两个频率到另一种形式。 CMI码产生装置（4）接收延迟装置（2）和替代转换标记位产生装置（3）的输出，以将NRZ数据转换成CMI码。 利用该装置，脉冲的变化幅度减小，导致误差降低。
-
-
-
-
-
-
-
-
-
Search Results
277
records
(took 0.029 seconds)
