-
公开(公告)号：KR1019970002783B1
公开(公告)日：1997-03-10
申请号：KR1019930030886
申请日：1993-12-29
Applicant: 한국전자통신연구원
IPC: H04L12/40
Abstract: A two steps bus mediator having a counter per the group unit comprising the node and each comparator in the appropriate node. In case that the output of mediator address is same the output of counter, the transmission opportunity is given.
Abstract translation: 具有每个组单元的计数器的两步总线中介器包括节点和适当节点中的每个比较器。 如果调解器地址的输出与计数器的输出相同，则给出传输机会。
-
-
公开(公告)号：KR1019960013966B1
公开(公告)日：1996-10-10
申请号：KR1019920026090
申请日：1992-12-29
IPC: H04L12/28
Abstract: The device includes a transmission counting means(6) for generating a transmitting chance signal, a generating means of frame existence signal(17) for judging and generating the signal in the case of existence of transmitting frame, a generating means of frame existence signal(18) for judging and generating the signal in the case of non-existence of transmitting frame, and a frame transmitting means(19). The method comprises the steps of; performing a frame transmitting procedure continuously, performing a stop of operation of transmitting counter, generating a transmitting signal, and transmitting a frame through a common bus.
Abstract translation: 该装置包括用于产生发送机会信号的发送计数装置（6），用于在存在发送帧的情况下判断和产生信号的帧存在信号（17）的生成装置，帧存在信号的生成装置 18），用于在不存在发送帧的情况下判断和产生信号;以及帧发送装置（19）。 该方法包括以下步骤： 执行帧发送过程，执行发送计数器的操作停止，产生发送信号，以及通过公共总线发送帧。
-
公开(公告)号：KR1019960027791A
公开(公告)日：1996-07-22
申请号：KR1019940035481
申请日：1994-12-21
Applicant: 한국전자통신연구원
IPC: H04L12/44
Abstract: 본 발명은 CDMA 이동통신 셀프루팅 네트워크 노드에서의 멀티캐스팅 통신 경로 제어방법에 관한 것으로 특히, 수신된 프레임의 첫 번째 어드레스의 바이트가 소정값으로 세팅되어 있고 멀티캐스팅 제어 어드레스 애트리뷰트 바이트의 비트중적어도 한 비트이상 세트되어 있는지를 검사하는 제1과정과, 상기 제1과정의 검사조건에 만족하는 경우 멀티캐스팅 통신프레임 플래그를 세트시키고 만약 상기 조건이 만족되지 못하면 상기 통신 프레임 플래그를 리세트 시키는 제2과정과,상기 제2과정이후 프레임 어드레스의 두 번째 바이트 중 상위 4비트와 노드 내부의 멀티캐스팅 제어 어드레스 애트리뷰트의 상위 4비트를 각 위치의 비트별로 비교한 후 비교결과 임의의 한 비트라도 동일한 대응 비트가 존재하면 멀티캐스팅 통신 네트워크 플래그를 세트시키 는 제3과정 및 상기 제2과정이후 프레임 어드레스의 두 번째 바이트중 상위 4비트와노드 내부의 멀티캐스팅 제어 어드레스 애트리뷰트의 상위 4비트를 각 위치의 비트별로 비교한 후 비교결과 대응하는 4비트 모두가 상이할 경우에는 상기 멀티케스팅 통신 네트워크 플래그를 리세트 시키는 제4과정을 포함하는 멀티캐스팅통신용 플래그인 멀티캐스팅 통신 프래임 플래그와 멀티캐스팅 통신 네트워크 플래그 생성 과정후의 멀티캐스팅 통신경로제어방법을 제공하면, 메시지 프레임의 멀티캐스팅 그룹 어드레스와 노드 자신이 가지고 있는 멀티캐스팅 제어 어드레스 애트리뷰트를 경로제어에 이용함으로써 다양한 토플로지의 네트워크 구조하에서도 그룹 멀티캐스팅 통신용 메시지 프레임에 대한 셀프루팅이 가능한 효과가 있다.
-
公开(公告)号：KR1019960025021A
公开(公告)日：1996-07-20
申请号：KR1019940036364
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H04L7/08
Abstract: 본 발명은 프레임 동기 회로에 관한 것으로 특히, 카운터를 이용한 슬루어블(Slewable) 및 스태거링(Staggering) 프레임 동기 회로에 관한 것이다.
본 발명은 시스템의 지연을 보상하기 위한 슬루어블 카운터(12), 및 TSB의 보코더에서 트래픽 데이타가 집중되는 것을 분산시키기 위한 스태거링 카운터(14)로 구성되는 것을 특징으로 하여, 슬루어블 및 스태거링 프레임 동기를 위한 별도의 명령을 셀렉터에서 보코더로 보낼 필요가 없으며, 현 시스템에서 구현되지 않는 스태거링 프레임 동기의 구현도 용이하고, 보코더의 송수신을 위한 타이밍 계산을 대신 해 줌으로서 보코더의 효율을 올릴 수 있는 효과가 있다.-
Patent Agency Ranking
公开(公告)号：KR1019960016244A
公开(公告)日：1996-05-22
申请号：KR1019940027170
申请日：1994-10-24
Applicant: 한국전자통신연구원
IPC: H04L12/417
Abstract: 본 발명은 근거리 통신망의 이중화 공유버스 중계회로 및 그 방법에 관한 것으로 보다 상세하게는 공유버스 구조를 가지는 근거리 통신망에 이중화 공유버스를 구성하고 그 이중화공유버스를 운용하기 위한 버스분리/중계수단을 사용하여 이중화 공유버스를 분리운용 혹은 확장운용시켜 근거리 통신망의 버스운용효율과 버스장애에 대한 신뢰성을 증대시킴으로써 이중화 공유버스 중 어느 한쪽의 공유버스 장애에 대해서도 다른 공유버스를 통한 통신을 보장할 수 있는 근거리 통신망의 이중화 공유버스 중계회로 및 그 방법에 관한 것이다. 특징적인 구성으로는 통신을 위한 전송 매체로서 이중화구조로 된 제1공유버스 및 제2공유버스와, 이중화 공유버스를 분리 또는 확장시켜 운용하기 위한 버스중계부제어신호를 제공하고 공유버스의 장애를 감시하기 위해서 이중화 공유버스에 각각 접속되어 서로 간에 연결된 버스제어부통신채널로 통신가능한 제1버스제어수단 및 제2버스제어수단과, 상기 제1공유버스와 제2공유버스를 연결하고 상기 버스중계부제어신호에 의해 버스신호를 중계하는 버스분리/중계수단으로 구성함에 있으며, 이중화공유버스에 각각 연결된 공유버스제어수단의 버스중계부제어 신호로 버스분리/중계수단을 제어하여 이중화된 공유버스중 어느 하나의 공유버스에 장애가 발생하거나 또는 2N개의 정합노드를 수용하는 이중화공유버스를 각 N개의 정합노드를 수용하는 두개의 공유버스로 각각 나누어 운용하기 의해 버스분리/중계수단을 버스분리수단으로 동작시켜 이중화된 공유버스를 분리함에 있고, 이중화 공유버스에 각각 연결된 공유버스제어수단의 버스중계부제어신호로 버스분리/중계수단을 제어하여 2N개의 정합노드롤 수용하는 이중화 공유버스를 모두 동작모드로 운용하면서 장에 발생시 동작/대기 모드로 나누어 운용하기 위해 버스분리/중계수단을 버스중계수단으로 동작시켜 이중화된 공유버스를 보장함에 있다.
-
-
公开(公告)号：KR1019950022612A
公开(公告)日：1995-07-28
申请号：KR1019930026294
申请日：1993-12-02
Applicant: 한국전자통신연구원
IPC: H04M3/22
Abstract: 본 발명은 전전자 교환기의 프로세서 장치에서 액티브/스탠바이 형태로 동작하는 이중화된 프로세서 장치의 이중화 보드의 기능중 액티브측 주프로세서의 비정상적인 동작인 경우 에러의 감지 및 스탠바이측 메모리의 액세스시 에러일 경우 이중화 보드상에서의 에러 감지장치 및 처리 방법에 관한 것으로, 액티브/스탠바이로 동작하는 프로세서 장치에 있어서 액티브/스탠바이 동시 쓰기시 스텐바이측 데이터 쓰기와 관계없이 액티브측에서 사전 데이터 쓰기 종료 신호를 생성하여 계속 CPU는 다음 사이클을 수행함으로서 성능 향상 및 스탠바이측 쓰기 애러발생을 감지 할 뿐만 아니라 주 프로세서 보드의 정상 동작 유무를 판단할 수 있는 효과가 있다.
-
公开(公告)号：KR1019940017430A
公开(公告)日：1994-07-26
申请号：KR1019920026090
申请日：1992-12-29
IPC: H04L12/28
Abstract: 본 발명은 공유버스를 사용하는 망에서 토큰을 사용하지 않으면서 모든 노드에게 공정한 프레임 송신 기회를 주면서 2단계의 송신과정을 거쳐 실시간 전송을 요하는 경우에 사용할 수 있는 높은 효율의 매체 접근 방법을 제공하는데 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위해 다수의 노드들이 연결된 공유버스를 사용하고 노드들은 서로 다른 연속된 노드번호를 가지고 있는 망의 근거리 통신방법에 있어서, 노드간 프레임 전송을 위해 프레임존재신호를 발생하는 제1단계와, 상기 프레임 존재 신호가 발생되었을때 다음 노드로 부터의 프레임 송신 신호의 입력이 없는 경우 프레임 송신신호를 발생시켜 프레임을 송신하는 제2단계를 구비하고 있는 것을 특징으로 한다.-
公开(公告)号：KR1019930006234B1
公开(公告)日：1993-07-09
申请号：KR1019900022785
申请日：1990-12-31
IPC: H04M3/22
Abstract: The circuit for increasing data transfer speed in the dual processor system by using direct standby processor memory access by the active processor comprises: system bus buffer 1 (321) for generating a system bus synchronized control signal; control signal driver unit 1 (324) for interfacing both processors and transferring control signals from the system bus buffer 1 to the extended bus; transmission signal control buffer unit (325) to output extended bus access success or fail signal; transmission control unit (323) and control signal driver unit 2 (322) for detecting one clock cycle termination.
Abstract translation: 用于通过使用主动处理器的直接待机处理器存储器访问来增加双处理器系统中的数据传输速度的电路包括：用于产生系统总线同步控制信号的系统总线缓冲器1（321） 控制信号驱动器单元1（324），用于将两个处理器接口并将控制信号从系统总线缓冲器1传送到扩展总线; 传输信号控制缓冲器单元（325），用于输出扩展总线访问成功或失败信号; 传输控制单元（323）和用于检测一个时钟周期终止的控制信号驱动单元2（322）。
-
-
-
-
-
-
-
-
-
Search Results
95
records
(took 0.02 seconds)
