公开(公告)号：KR1020090022980A

公开(公告)日：2009-03-04

申请号：KR1020070098091

申请日：2007-09-28

Applicant: 한국전자통신연구원 ,  한양대학교 산학협력단

Inventor： 권오경 ,  김창선 ,  차진종 ,  윤병진

IPC: H03M1/12

CPC classification number: H03M1/0621 ,  H03M1/002 ,  H03M1/802 ,  H03M2201/2233 ,  H03M2201/2291 ,  H03M2201/3178 ,  H03M2201/64

Abstract: A digital-analog converter and an analog-digital converter using the same are provided to obtain an accurate data conversion result by removing the influence of the parasitic capacitance through a virtual ground. A digital-analog converter(1000) includes a first type capacitor array(320) and a second type capacitor array(340), and a charge re-distributor(360). The first and second type capacitor arrays have the different array configuration. The charge re-distributor resets the charge in response to the digital data set in the first and second type capacitor arrays. The charge re-distributor generates the analog voltage corresponding to the electric charge reset result. The first type capacitor array is a weighted capacitor array. The second type capacitor array is a charge sharing capacitor array.

Abstract translation: 提供数模转换器和使用该数模转换器的模数转换器，以通过去除虚拟接地的寄生电容的影响来获得精确的数据转换结果。 数模转换器（1000）包括第一类型电容器阵列（320）和第二类型电容器阵列（340）和电荷再分配器（360）。 第一和第二类型电容器阵列具有不同的阵列配置。 电荷再分配器响应于第一和第二类型电容器阵列中的数字数据而重置电荷。 充电重新分配器产生对应于电荷复位结果的模拟电压。 第一类电容器阵列是加权电容阵列。 第二类电容器阵列是电荷共享电容阵列。

公开(公告)号：KR100407691B1

公开(公告)日：2003-12-01

申请号：KR1020000079534

申请日：2000-12-21

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  박주현 ,  차진종 ,  조한진

IPC: H04N19/53

CPC classification number: H04N5/145 ,  G06T7/207 ,  H04N19/53

Abstract: 본 발명에서는 움직임 벡터를 구하고자 하는 현재영상 내의 기준블록 데이터와 재생된 이전영상 내의 대응되는 탐색영역 데이터가 기준블록 및 탐색영역 데이터 메모리에 각각 저장된다. 메모리에 저장되어 있는 기준블록 및 탐색영역 데이터를 이용하여 2화소 단위의 움직임 탐색이 수행되며, 2화소 단위의 움직임벡터가 얻어진다. 이때, 수평방향 및 수직방향으로 각각 2:1로 샘플링하여 기준블록 및 탐색영역 데이터가 사용되며, 탐색범위는 -7 ~ +7이 된다. 움직임 탐색의 구조는 현재영상의 기준블록(8x8)을 저장하는 메모리와 재생된 이전영상을 저장하는 탐색영역을 저장하는 메모리(24x8)의 2개로 구성되며, 탐색영역내의 후보블록들 중 SAD(Sum of Absolute Difference)값을 구하는 프로세싱 엘리멘트(Processing Elements) 어레이 블록과 후보 SAD들 중에서 가장 작은 움직임벡터를 구하는 블록으로 구성된다. 본 발명의 움직임추정 중 2단계 탐색 알고리즘을 이용한 하드웨어 구현의 경우 기준 메모리의 데이터 대역폭 및 메모리의 크기가 많이 요구된다. 외부 메모리로부터 다운로드를 받을 때는 다운샘플링 방식과 기준 메모리의 대역폭은 파이프라인 이전에 슬라이스를 미리 다운로드를 받는 구조를 채택함으로써 실제 파이프라인 동작에서는 1/3의 대역폭으로 구현하였다. 또한, 각각의 독립적인 메모리를 가지고 있으므로 해서 낮은 주파수에서도 성능의 저하없이 구현할 수 있다.

Abstract translation: 在本发明中，分别在参考块和搜索区域数据存储器中分别存储当前图像内的将获得运动矢量的参考块数据和再现的先前图像内的相应搜索区域数据。 使用存储在存储器中的参考块和搜索区域数据来执行两个像素单元的运动矢量，从而得到两个像素单位的运动矢量。 此时，通过在水平方向和垂直方向上分别进行2:1的采样来使用参考块和搜索区域数据，并且搜索范围为-7〜+ 7。 运动搜索的结构由用于存储当前图像的参考块（8×8）的存储器和用于存储存储再现的先前图像的搜索区域的存储器（24x8）组成。 该结构还包括处理元件（PE）阵列块，用于获得搜索区域内的候选块之间的SAD（绝对差之和）和用于获得候选SAD之间的最小运动矢量的块。 如果在本发明的运动估计中使用两步搜索算法实现硬件，则需要参考存储器的大量数据带宽和大尺寸的存储器。 下采样方案和参考存储器的带宽具有这样的结构，其中当从外部存储器下载时，管线之前预先下载片。 在实际流水线操作中，以1/3的带宽实现。 此外，由于它具有独立的存储器，所以即使在低频下也可以运行，而不会降低性能。

公开(公告)号：KR1020020050395A

公开(公告)日：2002-06-27

申请号：KR1020000079534

申请日：2000-12-21

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  박주현 ,  차진종 ,  조한진

IPC: H04N19/53

CPC classification number: H04N5/145 ,  G06T7/207 ,  H04N19/53

Abstract: PURPOSE: A system and a method for estimating motions using hierarchy search are provided to reduce the size and circuit area of a memory and decrease consumption power. CONSTITUTION: A system for estimating motions of a moving picture includes a processing element block(260) and a comparator(270). The processing element block receives reference data and current data to obtain a motion vector with which the absolute value of the difference between the reference data and current data becomes a minimum value. The system further includes a down-sampling unit(200,210) and a memory unit(230,240,250). The down-sampling unit down-samples the reference data and current data. The memory stores the down-sampled reference data and current data and provides the stored data to the processing element block.

Abstract translation: 目的：提供一种用于使用层次搜索来估计运动的系统和方法，以减小存储器的尺寸和电路面积并降低功耗。 构成：用于估计运动图像的运动的系统包括处理单元块（260）和比较器（270）。 处理元件块接收参考数据和当前数据，以获得参考数据和当前数据之间的差的绝对值成为最小值的运动矢量。 系统还包括下采样单元（200,210）和存储单元（230,240,250）。 下采样单元对参考数据和当前数据进行缩减。 存储器存储下采样的参考数据和当前数据，并将存储的数据提供给处理元件块。

公开(公告)号：KR100277679B1

公开(公告)日：2001-01-15

申请号：KR1019970054912

申请日：1997-10-24

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  차진종 ,  김성민 ,  김경수

IPC: H04N19/423

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 영상 부호화 및 복호화 시스템에서의 메모리 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 하나의 버퍼로 입력 영상 데이터를 지그재그 데이터로 변환하는 기능과 역이산여현변환시 영상 데이터 스트림을 유지하기 위한 기능 및 역지그재그 기능을 수행하는 영상 부호화 및 복호화 시스템에서의 효율적인 메모리 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 버퍼 및 지그재그 메모리부를 제어하는 제어 수단; 입력된 부호화 데이터 및 복호화 데이터중 하나를 선택 출력하는 제1 다중화 수단; 입력된 영상 데이터를 입력받아 상기 제어 수단으로부터 입력된 쓰기인에이블신호에 의해 기록하고, 제어하는 메모리 수단; 입력된 어드레스제어신호에 따라 어드레스를 발생시키는 어드레스 발생 수단; 및 다수의 어드레스를 입력받아 이중 하나를 입력된 선택제어신호에 따라 선택 출력하는 제2 다중화 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 영상 부호화 및 복호화 시스템 등에 이용됨.

公开(公告)号：KR100275498B1

公开(公告)日：2000-12-15

申请号：KR1019980032530

申请日：1998-08-11

Applicant: 한국전자통신연구원

Inventor： 차진종 ,  김성민 ,  김경수 ,  김대용 ,  이문호

IPC: H04N19/13

Abstract: 본 발명은 확률값 재조정을 위한 궤환 동작없이 예측기를 구비하여 확률값의 논-제로(non-zero) 비트를 검출하여 바로 출력 비트의 수와 확률값 재조정을 위한 채우기 비트의 수를 한번의 계산으로 구현할 수 있는 효율적인 문맥기반 산술부호 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 현재 픽셀을 부호화 하기 위해 인접한 경계 픽셀의 비트값을 입력받아 다수 비트의 인덱스를 생성하는 문맥 생성 수단; 상기 문맥 생성 수단으로부터 출력되는 상기 인덱스에 응답하여 해당 번지의 심볼 확률값을 출력하는 심볼 확률값 출력 수단; 상기 확률 테이블로부터 출력되는 상기 심볼 확률값 및 천이 확률값을 입력받아 곱셈 동작하여 누적 확률값을 출력하는 심볼 산술 부호 수단; 상기 심볼 산술 부호 수단으로부터 출력되는 상기 누적 확률값을 입력받아 상기 누적 확률값의 비트 이동을 위한 천이 비트 및 제1 출력 비트 생성을 위한 채우기 비트를 계산하여 상기 천이 확률값 및 상기 제1 출력 비트를 출력하는 예측 수단; 상기 심볼 산술 부호 수단으로부터 마지막 픽셀의 누적 확률값을 입력받아 제2 출력 비트를 생성하는 부호 종료 수단; 및 상기 제1 출력 비트 및 상기 제2 출력 비트를 입력받아 차례로 저장하여 일정 크기의 비트열이 형성되면 부호화된 비트 출력으로 내보내는 출력 수단을 포함한다.

公开(公告)号：KR1020000013585A

公开(公告)日：2000-03-06

申请号：KR1019980032530

申请日：1998-08-11

Applicant: 한국전자통신연구원

Inventor： 차진종 ,  김성민 ,  김경수 ,  김대용 ,  이문호

IPC: H04N19/13

CPC classification number: H04N19/13 ,  H04N19/176

Abstract: PURPOSE: A context based arithmetic encoder capable of simultaneously calculating the number of outputs and the number of filling bits by detecting a non-zero bit of a probability value is provided. CONSTITUTION: A context based arithmetic encoder comprising: a context producing section(10) for receiving a bit value of an adjacent boundary pixel and an index of a plurality of bits; a symbol probability value output section for outputting a symbol probability value of a corresponding address in response to the index from the context producing section(10); a symbol arithmetic encoder(30) for multiplying the symbol probability value from the symbol probability value output section by a transition probability value and outputting an accumulating probability value; an estimator(90) for calculating a transition bit and a filling bit based on the accumulating probability value from the symbol arithmetic encoder(30) and outputting the transition probability value and a first output bit; a code ending section for producing a second output bit based on an accumulating probability value of a final pixel from the symbol arithmetic encoder(30); and an output section for sequentially receiving and storing the first and second bits and outputting coded bits.

Abstract translation: 目的：提供一种基于上下文的算术编码器，其能够通过检测概率值的非零比特来同时计算输出数量和填充比特数。 构成：一种基于上下文的算术编码器，包括：上下文产生部分，用于接收相邻边界像素的比特值和多个比特的索引; 符号概率值输出部分，用于响应于来自上下文产生部分（10）的索引输出相应地址的符号概率值; 符号算术编码器，用于将符号概率值输出部分的符号概率值乘以转移概率值，并输出累积概率值; 用于根据来自符号算术编码器（30）的累加概率值计算转换位和填充位的估计器（90），并输出转移概率值和第一输出位; 码结束部分，用于根据来自符号运算编码器（30）的最终像素的累积概率值产生第二输出比特; 以及输出部分，用于顺序地接收和存储第一和第二比特并输出编码比特。

公开(公告)号：KR100236972B1

公开(公告)日：2000-01-15

申请号：KR1019960069809

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 김동근 ,  김기철 ,  유하영 ,  차진종 ,  김경수

IPC: G06F7/00

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
저전송율 압축/복원을 위한 이차원 이산 여현 변환기.
2. 발명이 해결하려고 하는 기술적 과제
적은 소자로 구성하여 회로 비용을 감소시키고, 정방향/역방향 이산 여현 변환기의 지연 시간을 줄이고자 함.
3. 발명의 해결방법의 요지
외부로부터 입력된 직렬 데이타와 2차 이산 여현 변환된 데이타중 하나를 선택하는 제1 선택수단; 상기 제1 선택수단으로부터 입력된 데이타에 따라 직/병렬 또는 병/직렬 변환하는 수단; 상기 직/병렬 변환수단으로부터 입력된 병렬 데이타와 1차 이산여현 변환된 데이타 중 하나를 선택하는 제2 선택수단; 상기 제2 선택수단으로부터 입력된 데이타를 일차원 이산여현 변환하는 수단; 및 상기 이산여현 변환수단으로부터 입력된 데이타의 형태에 따라 열우선순위 또는 행우선순위의 병렬 데이타로 변환시켜 출력하는 저장수단을 구비함.
4. 발명의 중요한 용도.
영상 데이타의 압축/복원 장치에 이용됨.

公开(公告)号：KR100236932B1

公开(公告)日：2000-01-15

申请号：KR1019970034596

申请日：1997-07-23

Applicant: 한국전자통신연구원

Inventor： 차진종 ,  강인 ,  김경수 ,  장시중 ,  이문호

IPC: G06F7/00

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 소비전력 감소를 위한 데이터 할당 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 대규모직접회로(VLSI)의 레지스터에 데이터를 할당하는 기술을 구현할 때 매 클럭마다 레지스터의 데이터가 변화하는 것을 줄임으로써 전력 소모를 줄이고, 역방향 연결선을 없애 설계 면적을 줄일 수 있는 데이터 할당 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 입력 레지스터의 갯수를 선택할 수 있으므로 효율적인 데이터 할당이 가능하고, 레지스터에 저장되는 데이터 값 변화(클럭의 스위칭)를 줄임으로써 전력 소모를 최소화하며, 순방향만으로 연산이 진행되기 때문에 역방향 연결선을 사용할 필요가 없고, 동일 집단내의 레지스터로만 데이터를 이동시키기 때문에 연결선의 복잡도를 줄일 수 있다.
4. 발명의 중요한 용도
본 발명은 레지스터에 데이터를 할당하는데 이용됨.

公开(公告)号：KR100227777B1

公开(公告)日：1999-11-01

申请号：KR1019960049511

申请日：1996-10-29

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  유하영 ,  김성민 ,  차진종 ,  김경수

IPC: H04N19/51

Abstract: 본 발명은 영상 데이터 압축 및 복원 장치에서 가변 길이의 복호화 코드 길이 생성회로에 관한 것으로, 특히 허프만 테이블을 제로 데이터와 처음 "1"로 시작하는 데이터 그룹으로 나눈 후, 처음에 "1"로 시작하는 그룹만 하드웨어로 구현하여, 이를 다시 런 길이로 생성하는 가변 복호화 코드 길이 생성회로에 관한 것이다.

公开(公告)号：KR100198933B1

公开(公告)日：1999-06-15

申请号：KR1019960058508

申请日：1996-11-27

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  김익균 ,  유하영 ,  차진종 ,  김경수

IPC: H03M7/30

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
영상데이터 압축을 위한 줄길이 생성방법.
2. 발명이 해결하려고 하는 기술적 과제
영상 데이터의 압축에 이용되는 줄길이를 생성하는 방법을 제공함.
3. 발명의 해결방법의 요지
임시 저장 레지스터에 값을 셋팅하여 첫 번째 데이터와 나누어 각각의 데이터와 비교하는 단계와, 비교 결과 '0'인 경우에는 런의 값을 증가하고 '0'이 아닌 경우에는 영상데이터를 출력하는 중간 데이터 처리 단계와, 마지막의 데이터가 '1'이면 런 값을 출력하고, '1'이 아니면 상기 임시 저장 레지스터의 마지막 값을 출력하는 단계를 포함함.
4. 발명의 중요한 용도
영상데이터의 압축을 위한 부호화 장치에 이용됨.