INVALIDACION DE ALMACENAMIENTO, BORRADO DE ELEMENTOS DE LA MEMORIA INTERMEDIA.

    公开(公告)号:ES2357802T3

    公开(公告)日:2011-04-29

    申请号:ES05108510

    申请日:2004-05-06

    Applicant: IBM

    Abstract: Un método para invalidar una gama de dos o más elementos de una tabla de traducción de direcciones en un sistema informático que tiene tablas de traducción de direcciones para traducir dinámicamente direcciones virtuales a direcciones de almacenamiento principal, el método comprende los pasos de: determinar una instrucción ejecutable para máquina desde un código de operación para ser ejecutada, que la instrucción esté configurada para iniciar la ejecución de una operación de invalidación y borrado; y ejecutar la instrucción, comprendiendo el paso de ejecución los pasos de: determinar, desde la información proporcionada por la instrucción, una primera dirección de elemento de tabla de traducción de un primer elemento de una tabla de traducción, de la gama de dos o más elementos de una tabla de traducción de direcciones para ser invalidadas;determinar, desde la información de gama proporcionada por la instrucción, un número de elementos de una tabla de traducción de direcciones para ser invalidadas; y basándose en la primera dirección del elemento de tabla de traducción determinada, invalidar la gama de dos o más elementos de una tabla de traducción de direcciones indicadas por la información de la gama.

    INVALIDACION DE ALMACENAMIENTO, BORRADO DE ELEMENTOS DE LA MEMORIA INTERMEDIA.

    公开(公告)号:ES2336973T3

    公开(公告)日:2010-04-19

    申请号:ES08150756

    申请日:2004-05-06

    Applicant: IBM

    Abstract: Un método para invalidar los elementos de tablas de traducción y borrar los correspondientes elementos de tablas de traducción dinámica de direcciones (DAT) de una memoria intermedia de traducción (TLB) asociada con una unidad de proceso en un sistema informático (100, 200, 300), comprendiendo el sistema informático una o más tablas de traducción de direcciones que proporcionan información de traducción para traducir direcciones virtuales a direcciones reales, en el que la información del elemento de tabla de traducción de direcciones se mantiene en la TLB, caracterizado porque el método comprende: a) extraer para la ejecución de una instrucción (600) de máquina de Invalidación de Elementos de la Tabla de Traducción Dinámica de Direcciones (IDTE), comprendiendo la instrucción de IDTE un código de operación (602) que identifica dicha instrucción y un campo de información que comprende: 1) un primer registro (606) para indicar un origen y un tipo de una tabla de traducción de direcciones que contiene una gama de uno o más elementos a ser invalidados, 2) un segundo registro (608) para incluir los índices utilizados para seleccionar un elemento de tabla de traducción en un tipo de tabla de traducción de direcciones indicado por el primer registro, y un bit (621) para indicar si un borrado mediante la operación de un Elemento de Control del Espacio de Direcciones (ASCE) o una operación de invalidación y borrado han de ser realizados, y un campo de gama (622) para identificar un numero de elementos de tablas de traducción adicionales, en la tabla de traducción de direcciones indicada por el primer registro, a ser invalidados, y 3) un tercer registro (604) para indicar un origen y un tipo de tabla de traducción de direcciones para ser utilizado cuando el borrado, mediante la operación del elemento de control del espacio de direcciones, ha de ser realizado solamente por elementos de TLB de borrado de manera selectiva; y b) ejecutar la instrucción (600) de máquina de IDTE extraída, comprendiendo el paso de ejecución: i. determinar, desde el bit (621), en el segundo registro, si un borrado por la operación del elemento de control del espacio de direcciones (Fig. 9) ha de ser realizado; ii. responder al bit (621) indicando que el borrado mediante la operación del elemento de control del espacio de direcciones ha de ser realizado, borrando la TLB, independientemente del contenido del primer registro (606), de esos elementos en los que el origen de la tabla de traducción de direcciones de una tabla de traducción fue utilizado para crear las elementos en la TLB que corresponden al origen de la tabla de traducción de direcciones en el tercer registro (624); y iii. responder al bit (621) indicando que el borrado mediante la operación del elemento de control del espacio de dirección no ha de ser realizado, invalidando la gama de los elementos de la tabla de traducción de direcciones de una tabla de traducción identificada por el campo de gama (622), y borrando los elementos de TLB que corresponden a los elementos invalidados.

    47.
    发明专利
    未知

    公开(公告)号:DE602004024254D1

    公开(公告)日:2009-12-31

    申请号:DE602004024254

    申请日:2004-05-06

    Applicant: IBM

    Abstract: A method for invalidating translation table entries and clearing corresponding dynamic address translation (DAT) table entries of a translation lookaside buffer (TLB) associated with a processing unit in a computer system, the computer system comprising one or more address translation tables providing translation information to translate virtual addresses to real addresses, wherein address translation table entry information is maintained in the TLB, the method comprising: a) fetching for execution a multifunction Invalidate DAT Table Entry (IDTE) machine instruction, the IDTE instruction comprising an opcode field identifying said instruction and an information field comprising: 1) a first register field for identifying a first register for indicating an origin and type of an address translation table containing a range of one or more entries to be invalidated, 2) a second register field for identifying a second register for including indices used to select a translation table entry in a type of address translation table indicated by the first register, and an option bit for indicating whether a clear by address space control element (ASCE) operation or an invalidating-and-clearing operation is to be performed, and a range field for identifying a number of additional translation table entries, in the address translation table indicated by the first register, to be invalidated, and 3) a third register field for identifying a third register for indicating an origin and type of address translation table to be used when the clear by address space control element operation is to be performed for only selectively clearing TLB entries; and b) executing the fetched IDTE machine instruction, the executing step comprising: i. determining, from the option bit in the second register, whether a clear by address space control element operation is to be performed; ii. responsive to the option bit indicating that the clear by address space control element operation is to be performed, clearing the TLB, independent of the content of the first register, of those entries in which the address translation table origin of a translation table was used to create the entries in the TLB corresponds to the address translation table origin in the third register; iii. responsive to the option bit indicating that the clear by address space control element operation is not to be performed, invalidating the range of address translation table entries of a translation table identified by the range field, and clearing the TLB entries corresponding to the invalidated entries.

    48.
    发明专利
    未知

    公开(公告)号:DK1701269T3

    公开(公告)日:2009-08-03

    申请号:DK06116358

    申请日:2004-05-06

    Applicant: IBM

    Abstract: A method for invalidating translation table entries and clearing corresponding dynamic address translation (DAT) table entries of a translation lookaside buffer (TLB) associated with a processing unit in a computer system, the computer system comprising one or more address translation tables providing translation information to translate virtual addresses to real addresses, wherein address translation table entry information is maintained in the TLB, the method comprising: a) fetching for execution a multifunction Invalidate DAT Table Entry (IDTE) machine instruction, the IDTE instruction comprising an opcode field identifying said instruction and an information field comprising: 1) a first register field for identifying a first register for indicating an origin and type of an address translation table containing a range of one or more entries to be invalidated, 2) a second register field for identifying a second register for including indices used to select a translation table entry in a type of address translation table indicated by the first register, and an option bit for indicating whether a clear by address space control element (ASCE) operation or an invalidating-and-clearing operation is to be performed, and a range field for identifying a number of additional translation table entries, in the address translation table indicated by the first register, to be invalidated, and 3) a third register field for identifying a third register for indicating an origin and type of address translation table to be used when the clear by address space control element operation is to be performed for only selectively clearing TLB entries; and b) executing the fetched IDTE machine instruction, the executing step comprising: i. determining, from the option bit in the second register, whether a clear by address space control element operation is to be performed; ii. responsive to the option bit indicating that the clear by address space control element operation is to be performed, clearing the TLB, independent of the content of the first register, of those entries in which the address translation table origin of a translation table was used to create the entries in the TLB corresponds to the address translation table origin in the third register; iii. responsive to the option bit indicating that the clear by address space control element operation is not to be performed, invalidating the range of address translation table entries of a translation table identified by the range field, and clearing the TLB entries corresponding to the invalidated entries.

    Invalidating storage, clearing buffer entries

    公开(公告)号:GB2413876B

    公开(公告)日:2006-03-01

    申请号:GB0516192

    申请日:2004-05-06

    Applicant: IBM

    Abstract: A method for invalidating translation table entries and clearing corresponding dynamic address translation (DAT) table entries of a translation lookaside buffer (TLB) associated with a processing unit in a computer system, the computer system comprising one or more address translation tables providing translation information to translate virtual addresses to real addresses, wherein address translation table entry information is maintained in the TLB, the method comprising: a) fetching for execution a multifunction Invalidate DAT Table Entry (IDTE) machine instruction, the IDTE instruction comprising an opcode field identifying said instruction and an information field comprising: 1) a first register field for identifying a first register for indicating an origin and type of an address translation table containing a range of one or more entries to be invalidated, 2) a second register field for identifying a second register for including indices used to select a translation table entry in a type of address translation table indicated by the first register, and an option bit for indicating whether a clear by address space control element (ASCE) operation or an invalidating-and-clearing operation is to be performed, and a range field for identifying a number of additional translation table entries, in the address translation table indicated by the first register, to be invalidated, and 3) a third register field for identifying a third register for indicating an origin and type of address translation table to be used when the clear by address space control element operation is to be performed for only selectively clearing TLB entries; and b) executing the fetched IDTE machine instruction, the executing step comprising: i. determining, from the option bit in the second register, whether a clear by address space control element operation is to be performed; ii. responsive to the option bit indicating that the clear by address space control element operation is to be performed, clearing the TLB, independent of the content of the first register, of those entries in which the address translation table origin of a translation table was used to create the entries in the TLB corresponds to the address translation table origin in the third register; iii. responsive to the option bit indicating that the clear by address space control element operation is not to be performed, invalidating the range of address translation table entries of a translation table identified by the range field, and clearing the TLB entries corresponding to the invalidated entries.

Patent Agency Ranking