公开(公告)号：DE602005015157D1

公开(公告)日：2009-08-13

申请号：DE602005015157

申请日：2005-05-10

Applicant: ST MICROELECTRONICS SA

Inventor： ELIAS PIERRE ,  LIARDET PIERRE-YVAN ,  TEGLIA YANNICK

IPC: G06F9/32 ,  G06F21/55

公开(公告)号：DE602006004797D1

公开(公告)日：2009-03-05

申请号：DE602006004797

申请日：2006-07-05

Applicant: ST MICROELECTRONICS SA

Inventor： TEGLIA YANNICK ,  LIARDET PIERRE-YVAN

IPC: H04L9/32

Abstract: The method involves partitioning a digital quantity into blocks of identical size, and applying a symmetrical encryption algorithm to each block. A one-to-one, non linear function (FCT) is applied to a result (MAC) of the previous steps for obtaining a current value (AUTH) that is to be compared with an expected value provided from the exterior of a processor. Each block is combined with the result provided by the algorithm from the previous block. Independent claims are also included for the following: (1) an integrated processor comprising a unit for implementing a method for verifying a digital quantity (2) a mobile telephone comprising a processor.

公开(公告)号：FR2915007A1

公开(公告)日：2008-10-17

申请号：FR0754405

申请日：2007-04-12

Applicant: ST MICROELECTRONICS SA

Inventor： LIARDET PIERRE YVAN ,  TEGLIA YANNICK

IPC: G06F12/14 ,  G06F21/54 ,  G06K19/073

Abstract: L'invention concerne un procédé de contrôle de l'exécution d'au moins un programme (Pg) dans un circuit électronique et un processeur d'exécution d'un programme, dans lequel au moins une zone (AREA) de mémoire volatile (14) du circuit est, préalablement à l'exécution du programme à contrôler, remplie avec des premières instructions (BOP) conduisant à un traitement d'exception ; le programme contient des instructions de remplacement de tout ou partie des premières instructions par des deuxièmes instructions valides ; et ladite zone est appelée (JUMP AREA) pour exécution de tout ou partie des instructions qu'elle contient en fin d'exécution du programme instructions.

公开(公告)号：AT407494T

公开(公告)日：2008-09-15

申请号：AT05106111

申请日：2005-07-05

Applicant: PROTON WORLD INT NV ,  ST MICROELECTRONICS SA

Inventor： DAEMEN JOAN ,  GUILLEMIN PIERRE ,  ANGUILLE CLAUDE ,  BAEDOUILLET MICHEL ,  LIARDET PIERRE-YVAN ,  TEGLIA YANNICK

IPC: H04L9/18 ,  G06F12/14 ,  G06F21/00

Abstract: The method involves applying a ciphering algorithm with a function of a key specific to an integrated circuit of an initialization vector. A ciphered data is memorized, where the initialization vector includes a storage address of the data in a memory and a differentiation value. An algorithm identical to the ciphering algorithm is applied based on the address of the ciphered data. An independent claim is also included for a smart card comprising an electronic assembly.

公开(公告)号：DE602004001293T2

公开(公告)日：2007-05-31

申请号：DE602004001293

申请日：2004-06-25

Applicant: ST MICROELECTRONICS SA

Inventor： TEGLIA YANNICK ,  LIARDET PIERRE-YVAN

IPC: G06F1/00 ,  G06F21/52 ,  G06F21/55

Abstract: The number of occurrences of operation during program execution are incremented and memorized, by comparing each operation with pre-established list. Number of occurrences are compared with previously stored ranges assigned to each operation at the end of execution. The ranges are determined by analyzing possible statistics deviations of the number of occurrences with respect to program execution. An independent claim is also included for processor for executing program.

公开(公告)号：FR2887351A1

公开(公告)日：2006-12-22

申请号：FR0551649

申请日：2005-06-16

Applicant: ST MICROELECTRONICS SA

Inventor： TEGLIA YANNICK ,  LIARDET PIERRE YVAN ,  POMET ALAIN

IPC: G06F12/14

Abstract: L'invention concerne un procédé et un circuit de protection d'une quantité numérique (d) contenue dans un circuit intégré (1) sur un premier nombre de bits (n), dans un calcul d'exponentiation modulaire d'une donnée (M) par ladite quantité numérique, consistant à : sélectionner au moins un deuxième nombre (j) compris entre l'unité et ledit premier nombre moins deux ; diviser ladite quantité numérique en au moins deux parties, une première partie (d(j-1, 0)) comprenant, depuis le bit de rang nul, un nombre de bits égal audit deuxième nombre, une deuxième partie (d(n-1, j)) comprenant les bits restants ; pour chaque partie de la quantité, calculer une première exponentiation modulaire (32, 33) de ladite donnée par la partie concernée et une deuxième exponentiation modulaire (36, 34) du résultat de la première par le chiffre 2 élevé à la puissance du rang du premier bit de la partie concernée ; et calculer (35) le produit des résultats des deuxièmes exponentiations modulaires.

公开(公告)号：DE60207818T2

公开(公告)日：2006-08-24

申请号：DE60207818

申请日：2002-02-06

Applicant: ST MICROELECTRONICS SA

Inventor： ROMAIN FABRICE ,  TEGLIA YANNICK

IPC: G09C1/00 ,  H04L9/06

Abstract: A secured method of cryptographic computation to generate output data from input data and from a secret key includes a derived key scheduling step to provide a derived key from the secret key according to a known key scheduling operation. The method also includes a masking step, performed before the derived key scheduling step, to mask the secret key so that the derived scheduled key is different at each implementation of the method. The present method and component can be used in transfer type applications, such as bank type applications.

公开(公告)号：FR2875318A1

公开(公告)日：2006-03-17

申请号：FR0452063

申请日：2004-09-15

Applicant: ST MICROELECTRONICS SA

Inventor： LIARDET PIERRE YVAN ,  TEGLIA YANNICK

IPC: G06F12/14 ,  G06F13/38 ,  G06F17/10 ,  H04L9/06

Abstract: L'invention concerne un procédé de protection de l'exécution d'un calcul algorithmique prenant en compte au moins une donnée valide et au moins une clé secrète par un circuit intégré, et effectuant plusieurs itérations d'un calcul de chiffrement, consistant à exécuter l'algorithme avec la donnée valide entre plusieurs exécutions du même algorithme avec des données invalides correspondant à une combinaison de la donnée valide avec des masques prédéterminés.

公开(公告)号：FR2869430A1

公开(公告)日：2005-10-28

申请号：FR0450798

申请日：2004-04-27

Applicant: ST MICROELECTRONICS SA

Inventor： LIARDET PIERRE YVAN ,  TEGLIA YANNICK

IPC: G06F21/72 ,  G06F21/75 ,  G06F21/77 ,  G06F12/14 ,  G06F11/00

Abstract: L'invention concerne un procédé et circuit de protection d'un calcul effectué par plusieurs cellules matérielles successivement d'un même élément électronique contre d'éventuelles injections de fautes, consistant à : démarrer une première exécution ; démarrer une deuxième exécution du même calcul une fois que la première exécution a libéré une première cellule et se poursuit dans une deuxième ; synchroniser les exécutions pour que la deuxième n'utilise une cellule que lorsque la première est passée à la cellule suivante ; et vérifier l'identité entre les deux résultats en fin d'exécution des deux calculs.

公开(公告)号：DE60021844D1

公开(公告)日：2005-09-15

申请号：DE60021844

申请日：2000-12-06

Applicant: ST MICROELECTRONICS SA

Inventor： TEGLIA YANNICK

IPC: G06F12/14 ,  G06F1/00 ,  G06F13/38 ,  G06F21/55 ,  G06F21/62 ,  H04L9/34

Abstract: The secured data transfer operates within a programmable circuit containing a processor, controller (UC), ROM and RAM, with a data bus (DBUS) connecting the memories. N octets of secret data are transferred over the data bus, and the octets are sent in a different order each time the data transfer is made, under control of a random number generator (GA).