-
公开(公告)号：KR1020080103736A
公开(公告)日：2008-11-28
申请号：KR1020070050848
申请日：2007-05-25
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G09G3/3225 , G02F1/13624 , G09G3/3648 , G09G2300/0814 , G09G2320/0233
Abstract: A flat panel display is provided to prevent the variation of a current supplied to liquid crystal device or organic electro luminescence device of the flat panel display due to the leakage current and suppress image deterioration. In a flat panel display, a control electrode is electrically connected to the scanning line and a first switching device(S1) is connected between data line(Data(m)) and the first supply voltage line(VDD). A second switching device is electrically connected between the first switching device and the first supply voltage line. A capacitive device(Cst) is connected between The first switching device and second switching device. The driving transistor(MDR) is electrically connected between the second supply voltage line and the first supply voltage line while connecting the control electrode to the second switching device. An organic electro luminescence device(OLED) is electrically connected between the driving transistor and the second supply voltage line.
Abstract translation: 提供一种平板显示器，以防止由于漏电流而提供给液晶显示装置或平板显示器的有机电致发光装置的电流的变化，并抑制图像劣化。 在平板显示器中，控制电极与扫描线电连接，第一开关器件（S1）连接在数据线（Data（m））和第一电源电压线（VDD）之间。 第二开关装置电连接在第一开关装置和第一电源电压线之间。 电容器件（Cst）连接在第一开关器件和第二开关器件之间。 驱动晶体管（MDR）在将控制电极连接到第二开关器件的同时电连接在第二电源电压线和第一电源电压线之间。 有机电致发光器件（OLED）电连接在驱动晶体管和第二电源电压线之间。
-
公开(公告)号：KR100834065B1
公开(公告)日：2008-06-02
申请号：KR1020060111296
申请日：2006-11-10
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: Y02B20/343
Abstract: 본 발명은 유기 전계 발광 표시 장치의 화소 회로에 관한 것으로서, 해결하고자 하는 기술적 과제는 클럭 신호를 이용하여 용량성 소자를 초기화하는 동시에 트랜지스터의 문턱 전압을 저장하는데 있다. 이를 위해 본 발명은 제1전원전압을 공급하는 제1전원전압선과, 클럭 신호를 공급하는 제1신호입력부와, 상기 제1전원전압선과 전기적으로 연결되는 제1트랜지스터와, 상기 제1신호입력부와 전기적으로 연결되는 제2트랜지스터와, 상기 제1트랜지스터의 제어 전극과 제1전극 사이의 전압을 유지하는 제1용량성 소자와, 상기 제1트랜지스터의 제어 전극과 제2전극 사이에 상기 제2트랜지스터가 전기적으로 연결된 유기 전계 발광 표시 장치의 화소 회로를 개시한다.
AMOLED, 문턱 전압, 초기화, 트랜지스터, 데이터 전압-
公开(公告)号：KR100816470B1
公开(公告)日：2008-03-26
申请号：KR1020060086207
申请日：2006-09-07
Applicant: 재단법인서울대학교산학협력재단
Abstract: 본 발명은 화소 내의 스위칭 트랜지스터의 누설전류로 인한 화질열화를 최소화하기 위한 표시장치의 화소구조 및 그 구동방법에 관한 것이다.
본 발명에 따른 표시장치의 화소구조는 n 번째 스캔신호에 의해 제어되며, 데이터 라인과 스캔 라인에 의해 정의되는 단위 화소를 선택하는 스위칭 트랜지스터를 구비하는 화소구조에 있어서, 소스-드레인 전류통로가 노드A에서 상기 스위칭 트랜지스터의 소스-드레인 전류통로에 접속되며, n-1 번째 스캔신호에 의해 제어되어 상기 스위칭 트랜지스터의 누설전류를 보상하기 위한 제어데이터신호를 상기 노드 A에 전달하는 누설전류 보상용 트랜지스터를 더 포함함을 특징으로 한다.
유기발광소자, 화소, 표시장치, 누설전류, 문턱전압-
公开(公告)号：KR1020080008800A
公开(公告)日：2008-01-24
申请号：KR1020060068535
申请日：2006-07-21
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G09G3/3677 , G09G2310/0286 , G11C19/184 , H03K19/01742
Abstract: A shift register for a gate driver of a flat display device is provided to reduce manufacturing costs of an integrated circuit when a drive circuit is applied to a panel integrated circuit. A first transistor(T1) receives an input signal or a gate signal of a front stage, and a second transistor(T2) receives a gate signal of a next stage to discharge an output of a shift register. A third pull-down transistor(T3) outputs a low value of the input signal, and a fourth pull-up transistor(T4) outputs a high value of the input signal. Capacitors(C1,C2) perform boot-strap of the low value of the input signal to a low value of an output signal of the shift register. An output is connected to a node of a drain of the third transistor, a source of the fourth transistor and one end of the first capacitor.
Abstract translation: 提供了用于平板显示装置的栅极驱动器的移位寄存器，用于当将驱动电路应用于面板集成电路时降低集成电路的制造成本。 第一晶体管（T1）接收前级的输入信号或门信号，第二晶体管（T2）接收下一级的门信号，以对移位寄存器的输出进行放电。 第三下拉晶体管（T3）输出低值的输入信号，第四上拉晶体管（T4）输出高输入信号。 电容器（C1，C2）将输入信号的低值引导为移位寄存器的输出信号的低值。 输出连接到第三晶体管的漏极的节点，第四晶体管的源极和第一电容器的一端。
-
公开(公告)号：KR100793278B1
公开(公告)日：2008-01-10
申请号：KR1020050015986
申请日：2005-02-25
Applicant: 재단법인서울대학교산학협력재단
IPC: H01L29/786
Abstract: 본 발명은 저온 다결정 실리콘 박막 트랜지스터의 특성을 향상시키기 위한 도핑 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터 제조방법에 관한 것으로, 기판 상에 적층 형성된 다결정 실리콘 박막, 게이트 절연막 및 게이트 전극 상에 상기 박막트랜지스터의 소스/드레인 도핑을 위한 도펀트를 주입할 시에, 소스 드레인/부분과 GOLDD(Gate Overlapped Lightly Doped Drain) 영역이 동시에 형성되도록 도펀트를 미리 설정된 각도로 사선 방향으로 주입한다.
박막트랜지스터, 도펀트, GOLDD, 다결정-
Patent Agency Ranking
公开(公告)号：KR100779663B1
公开(公告)日：2007-11-26
申请号：KR1020060068537
申请日：2006-07-21
Applicant: 재단법인서울대학교산학협력재단
IPC: H03K19/0175 , G09G3/20 , G09G3/36 , G09G3/30
CPC classification number: G09G3/3611 , G09G3/3688 , H03F3/005 , H03F3/45475 , H03K19/0013
Abstract: An analog buffer using offset compensation is provided to prevent a leakage current and an error due to mismatching between signal lines. A first transistor(P1) has a gate applied with a first input voltage and a drain applied with a first supply voltage. A second transistor(P2) has a gate applied with a second input voltage, a drain connected to a source of the first transistor, and a source applied with a second supply voltage. First and second switching elements have gates applied with first and second clock signals. A first capacitor(C1) is charged with the same voltage as that across the gate and the drain of the first transistor. A second capacitor(C2) is charged with the same voltage as that across the drain of the first transistor and the gate of the second transistor. A third switching element has a gate applied with the first clock signal, and the fourth switching element has a gate applied with the second clock signal.
Abstract translation: 提供使用偏移补偿的模拟缓冲器，以防止漏电流和由于信号线之间的失配引起的误差。 第一晶体管（P1）具有施加有第一输入电压的栅极和施加有第一电源电压的漏极。 第二晶体管（P2）具有施加有第二输入电压的栅极，连接到第一晶体管的源极的漏极和施加有第二电源电压的源极。 第一和第二开关元件具有施加第一和第二时钟信号的栅极。 第一电容器（C1）的电压与第一晶体管的栅极和漏极的电压相同。 对第二电容器（C2）充电与第一晶体管的漏极和第二晶体管的栅极的电压相同的电压。 第三开关元件具有施加有第一时钟信号的栅极，并且第四开关元件具有施加第二时钟信号的栅极。
-
公开(公告)号：KR1020070012979A
公开(公告)日：2007-01-30
申请号：KR1020050067265
申请日：2005-07-25
Applicant: 재단법인서울대학교산학협력재단
IPC: G09G3/30
CPC classification number: G09G3/3266
Abstract: A pixel circuit of an organic light emitting display device is provided to reduce the current variation of an OLED(Organic Light Emitting Diode) by compensating non-uniformity of electrical characteristics of TFTs(Thin Film Transistors). A pixel circuit of an organic light emitting display device includes an OLED(OLED), three transistors and two capacitors. A first transistor(P1) receives a gate select signal on a gate terminal and receives a data signal. A gate terminal of a second transistor(P2) is connected to the gate terminal of the first transistor. The second transistor drives a current, which flows through the OLED. A third transistor(P3) receives a data signal on a gate terminal and receives a control signal. A first capacitor(C1) couples a gate terminal of the third transistor with the gate terminal of the second transistor. A second capacitor(C2) is series-connected to the first capacitor and forms a scaling factor, which is determined according to the capacitance ratio between the two capacitors.
Abstract translation: 提供有机发光显示装置的像素电路，通过补偿TFT（薄膜晶体管）的电气特性的不均匀性来减少OLED（有机发光二极管）的电流变化。 有机发光显示装置的像素电路包括OLED（OLED），三个晶体管和两个电容器。 第一晶体管（P1）在栅极端子上接收栅极选择信号并接收数据信号。 第二晶体管（P2）的栅极端子连接到第一晶体管的栅极端子。 第二晶体管驱动流过OLED的电流。 第三晶体管（P3）在栅极端子上接收数据信号并接收控制信号。 第一电容器（C1）将第三晶体管的栅极端子与第二晶体管的栅极端子耦合。 第二电容器（C2）串联连接到第一电容器，并形成一个按照两个电容器之间的电容比确定的缩放因子。
-
公开(公告)号：KR1020060089818A
公开(公告)日：2006-08-09
申请号：KR1020050010587
申请日：2005-02-04
Applicant: 재단법인서울대학교산학협력재단
IPC: G09G3/30
CPC classification number: G09G3/3233 , G09G2300/0426 , G09G2300/0465
Abstract: 본 발명은 유기발광표시장치에 관한 것으로, 특히 전원공급용 배선이 차지하는 면적에 기인한 개구율 감소로 인한 유기발광소자의 열화를 방지하는 유기발광소자의 화소구조에 관한 것이다. 본 발명에 따른 유기발광소자의 화소구조는 제1 방향으로 형성되며, 데이터전압을 전달하는 데이터 라인과; 상기 제1 방향과 교차되는 제2 방향으로 형성되며, 스캔 신호를 전달하는 다수의 스캔 라인과; 상기 데이터 라인과 다수의 스캔 라인에 의해 정의되는 각 화소를 선택하도록 형성된 각각의 스위칭 트랜지스터와; 상기 데이터 라인으로 인가되는 전압에 따라 해당 전하를 저장하도록 형성된 각각의 커패시터와; 상기 스캔 라인을 통해 전원전압을 공급받도록 상기 스캔 라인과 접속된 각각의 구동 트랜지스터와; 상기 구동 트랜지스터에 흐르는 전류에 의해 발광하는 각각의 유기발광소자(Organic-Light Emitting Diode)를 포함함을 특징으로 한다.
액티브 매트릭스 OLED, 화소, 개구율, 전류밀도-
公开(公告)号：KR100575544B1
公开(公告)日：2006-05-03
申请号：KR1020030074585
申请日：2003-10-24
Applicant: 재단법인서울대학교산학협력재단
IPC: H01L29/786
Abstract: 본 발명은 박막 트랜지스터에 관한 것으로, 특히 다결정 실리콘 박막 트랜지스터의 킹크전류(kink current)를 억제하기 위해 두 개의 게이트 전극을 비대칭적으로 형성하여 드레인 접합에 형성된 홀(hole)이 소스 전극까지 도달하는 것을 억제하여 포화 영역에서 킹크 전류가 억제되는 비대칭 듀얼 게이트를 갖는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
다결정 실리콘, 비대칭 듀얼 게이트, 킹크 전류-
公开(公告)号：KR1020050110961A
公开(公告)日：2005-11-24
申请号：KR1020040035944
申请日：2004-05-20
Applicant: 재단법인서울대학교산학협력재단 , 삼성전자주식회사
IPC: G09G3/30
CPC classification number: G09G3/3233 , G09G3/3291 , G09G2300/043 , G09G2300/0819 , G09G2300/0842 , G09G2300/0861 , G09G2320/043
Abstract: 본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 이 표시 장치는 복수의 화소를 포함하며, 각 화소는, 발광 소자, 축전기, 발광 소자에 구동 전류를 공급하는 구동 트랜지스터, 주사 신호에 따라 구동 트랜지스터를 다이오드 연결시키며 데이터 전압을 구동 트랜지스터에 공급하는 제1 스위칭부, 그리고 발광 신호에 따라 구동 전압을 구동 트랜지스터에 공급하고 발광 소자와 축전기를 구동 트랜지스터에 연결하는 제2 스위칭부를 포함한다. 이때 축전기는 제1 스위칭부를 통하여 구동 트랜지스터에 연결되어 데이터 전압과 구동 트랜지스터의 문턱 전압에 의존하는 제어 전압을 저장하고 제2 스위칭부를 통하여 구동 트랜지스터에 연결되어 제어 전압을 구동 트랜지스터에 다시 공급한다. 본 발명에 의하면 구동 트랜지스터와 유기 발광 소자의 문턱 전압이 열화되더라도 이를 보상하여 화질 열화를 방지할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
119
records
(took 0.029 seconds)
