-
公开(公告)号：KR1020130091047A
公开(公告)日：2013-08-16
申请号：KR1020120012273
申请日：2012-02-07
Applicant: 삼성전기주식회사
Abstract: PURPOSE: An array type laminated ceramic electronic component is provided to prevent a degradation of electrical characteristic by suppressing a crack generation and de-lamination. CONSTITUTION: A ceramic body (10) comprises: outer electrodes (21-24), and inner electrode laminating parts (K1, K2). The outer electrodes are arranged on a side and the other side of the ceramic body. The inner electrode laminating parts are formed inside of the ceramic body, and connected to the outer electrodes. The inner electrode laminating parts comprises two array types. If an interval among the inner electrode laminating parts is G, and an inner electrode density is D, 40% =(0.0577×D2)-(4.4668×D)+111.22. The outer electrodes are extended in the thickness direction (T direction), and has a structure of being exposed to the surface of the ceramic body.
Abstract translation: 目的：提供阵列型叠层陶瓷电子元件，以通过抑制裂纹产生和去层压来防止电特性的劣化。 构成：陶瓷体（10）包括：外电极（21-24）和内电极层压部分（K1，K2）。 外部电极布置在陶瓷体的一侧和另一侧。 内部电极层叠部形成在陶瓷体的内部，并与外部电极连接。 内部电极层叠部分包括两种阵列类型。 如果内部电极层叠部的间隔为G，内部电极密度为D，则40％<= D <= 57％，10μm<= G <=200μm，G> =（0.0577×D2） - （4.4668× D）111.22。 外部电极在厚度方向（T方向）上延伸，并且具有暴露于陶瓷体的表面的结构。
-
公开(公告)号：KR1020130052874A
公开(公告)日：2013-05-23
申请号：KR1020110118191
申请日：2011-11-14
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A laminated ceramic electronic component and a manufacturing method thereof are provided to prevent the deterioration of a breakdown voltage by controlling a connection structure of a lead part and a body part of an internal electrode. CONSTITUTION: A plurality of dielectric layers are laminated on a ceramic body(10). A body unit(21) is formed on one side of the plurality of dielectric layers. A first internal electrode and a second internal electrode include a first lead part(23) and a second lead part(24), respectively. The first lead part and the second lead part are exposed through one side of the ceramic body. An inner connection part between the body unit and the first and second lead parts is composed of a curved surface.
Abstract translation: 目的：提供层叠陶瓷电子部件及其制造方法，通过控制内部电极的引线部和主体部的连接结构来防止击穿电压的劣化。 构成：在陶瓷体（10）上层叠多个电介质层。 主体单元（21）形成在多个电介质层的一侧。 第一内部电极和第二内部电极分别包括第一引线部分（23）和第二引线部分（24）。 第一引线部分和第二引线部分通过陶瓷体的一侧暴露。 主体单元与第一和第二引导部分之间的内部连接部分由弯曲表面组成。
-
公开(公告)号：KR1020120058128A
公开(公告)日：2012-06-07
申请号：KR1020100119776
申请日：2010-11-29
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A MLCC(Multilayer Ceramic Capacitor) is provided to prevent the decrease of reliability by preventing the penetration of a plating liquid through a hole of an outer electrode. CONSTITUTION: An inner electrode(20) is formed on a dielectric layer(10). The inner electrode is composed of a drawing portion and a non drawing portion. A dummy electrode(30) is formed on the dielectric layer leader leaving a predetermined interval with the drawing portion. An outer electrode is formed on the surface of a ceramic body. The outer electrode is electrically connected to the inner electrode and the dummy electrode.
Abstract translation: 目的：提供MLCC（多层陶瓷电容器），以防止电镀液穿过外部电极的孔而渗透可靠性。 构成：在电介质层（10）上形成内电极（20）。 内部电极由拉伸部和非拉伸部构成。 在电介质层引线上形成一个虚拟电极（30），与引出部分保持预定的间隔。 在陶瓷体的表面上形成外电极。 外部电极与内部电极和虚拟电极电连接。
-
公开(公告)号：KR101079509B1
公开(公告)日：2011-11-03
申请号：KR1020090096429
申请日：2009-10-09
Applicant: 삼성전기주식회사
CPC classification number: H01G4/005
Abstract: 본발명은, 세라믹소결체로이루어지며서로대향하는제1 및제2 측면을갖는커패시터본체와; 각각상기커패시터본체의제1 및제2 측면에각각 1개씩인출되도록형성된총 2개의리드를갖는복수의내부전극 - 상기커패시터본체내에서다른극성의내부전극이교대로적층됨 - 과; 각각상기리드에연결되도록상기내부전극의적층방향에따라상기커패시터본체의제1 및제2 측면에형성된복수의외부전극 - 상기제1 및제2 측면에서다른극성의외부전극이교대로배열됨 - 을포함하는적층형칩 커패시터를제공한다. 여기서, 상기각각의내부전극에서, 상기제1 측면으로인출된리드는상기제2 측면으로인출된리드에연결된외부전극과 1칸오프셋된외부전극에연결되며, 상기제1 및제2 측면에서볼 때상기내부전극의리드는상기내부전극의적층방향에따라지그재그형태로배치된다. 적어도하나의외부전극에연결된리드의수는다른외부전극에연결된리드의수가상이하며, 상기상이한리드수로인한두께편차가감소되도록상기내부전극이형성된레벨에서그 내부전극과는전기적으로분리되면서다른내부전극의리드와두께방향으로오버랩되는영역에형성되는적어도하나의더미패턴을포함하고, 상기더미패턴은, 각외부전극에연결된더미패턴과리드수의합이외부전극과연결된리드수가가장많은것과동일하도록형성한다.
-
公开(公告)号：KR1020110039130A
公开(公告)日：2011-04-15
申请号：KR1020090096429
申请日：2009-10-09
Applicant: 삼성전기주식회사
CPC classification number: H01G4/005
Abstract: PURPOSE: A multilayer chip capacitor is provided to reduce ESL(equivalent serial inductance) while maintaining ESR(equivalent serial resistance). CONSTITUTION: In a multilayer chip capacitor, a capacitor main body has first and the second sides. A capacitor main body is comprised of a ceramic sintered body. A plurality of inner electrodes have two leads. A plurality of outer electrodes(131,132,133,134) are formed in the first and second sided of the capacitor main body.
Abstract translation: 目的：提供多层片式电容器，以降低ESL（等效串联电感），同时保持ESR（等效串联电阻）。 构成：在多层片状电容器中，电容器主体具有第一和第二面。 电容器主体由陶瓷烧结体构成。 多个内部电极具有两个引线。 多个外电极（131,132,133,134）形成在电容器主体的第一和第二侧。
-
Patent Agency Ranking
公开(公告)号：KR100992311B1
公开(公告)日：2010-11-05
申请号：KR1020080079442
申请日：2008-08-13
Applicant: 삼성전기주식회사
CPC classification number: H01G4/232 , H01G4/005 , H01G4/30 , H05K1/0231 , H05K1/113 , H05K2201/10636 , Y02P70/611
Abstract: 본 발명의 적층형 칩 커패시터는, 적층 방향을 따라 배치된 제1 커패시터부와 제2 커패시터부를 포함하는 커패시터 본체; 상기 커패시터 본체의 측면들 상에 형성된 제1 내지 제4 외부 전극; 및 동일 극성을 갖는 상기 제1 외부 전극과 제3 외부 전극을 서로 연결하거나 동일 극성을 갖는 상기 제2 외부 전극과 제4 외부 전극을 서로 연결하는 적어도 하나의 연결 도체 라인;을 포함한다. 상기 제1 커패시터부는 제1 및 제2 내부 전극을 포함하고, 상기 제2 커패시터부는 복수의 제3 및 제4 내부 전극을 포함한다. 상기 제1 내지 제4 외부 전극은 상기 제1 내지 제4 내부 전극과 각각 연결된다. 상기 제1 커패시터부의 등가직렬저항(R1) 및 상기 제2 커패시터부와 연결 도체 라인의 합성 등가직렬저항(R2')은, 0.7(R1)≤R2'≤1.3(R1)를 만족한다.
적층형 칩 커패시터, 등가직렬 저항-
公开(公告)号：KR100946007B1
公开(公告)日：2010-03-09
申请号：KR1020070126771
申请日：2007-12-07
Applicant: 삼성전기주식회사
IPC: H01G4/30
Abstract: 본 발명의 일 양태에 따른 적층형 칩 커패시터는, 내부 전극이 실장면에 수직으로 배치되는 수직 적층형 커패시터로서, 복수의 유전체층의 적층에 의해 형성되며, 실장면인 하면을 갖는 커패시터 본체와; 상기 커패시터 본체 내에서, 유전체층을 사이에 두고 서로 대향하도록 배치되고, 각각 상기 하면으로 인출된 단 1개의 리드와 상기 하면과 마주보는 상면으로 인출된 단 1개의 리드를 갖는 복수의 내부 전극과; 상기 하면 및 상면에 형성되어 상기 리드를 통해 해당 내부 전극과 연결된 복수의 외부 전극을 포함하되, 상기 내부 전극은 상기 하면에 수직으로 배치되고, 적층방향으로 인접한 서로 다른 극성의 내부 전극의 리드는 항상 수평 방향으로 서로 인접하도록 배치되고, 동일 극성을 갖는 내부 전극들은 상기 외부 전극들에 의해 상기 커패시터 내에서 모두 전기적으로 연결되어 있다.
적층형 칩 캐패시터, ESL, ESR-
公开(公告)号：KR1020100020717A
公开(公告)日：2010-02-23
申请号：KR1020080079442
申请日：2008-08-13
Applicant: 삼성전기주식회사
CPC classification number: H01G4/232 , H01G4/005 , H01G4/30 , H05K1/0231 , H05K1/113 , H05K2201/10636 , Y02P70/611
Abstract: PURPOSE: A multilayer chip capacitor and a circuit board apparatus having the capacitor are provided to form the stable electric power distribution networks. CONSTITUTION: The length of the first and the second inner electrode(121',122') is reduced. In that way the area of the overlap domain(OL1) between the first and second inner electrodes having the different polarity diminishes. The capacitance of the first capacitor part(CR1) diminishes according to the reduction of the area of the overlap domain. The area of the overlap domain of the first inner electrode and the second inner electrode is smaller than the area of the overlap domain(OL2) of the third inner electrode(123) and fourth inner electrode(124). By reducing the capacitance of the first capacitor part, high ESR and the flat impedance characteristic are easily obtained.
Abstract translation: 目的：提供一种具有电容器的多层片状电容器和电路板装置，以形成稳定的电力分配网络。 构成：第一和第二内部电极（121'，122'）的长度减小。 以这种方式，具有不同极性的第一和第二内部电极之间的重叠域（OL1）的面积减小。 第一电容器部分（CR1）的电容根据重叠域的面积的减小而减小。 第一内部电极和第二内部电极的重叠区域的面积小于第三内部电极（123）和第四内部电极（124）的重叠区域（OL2）的面积。 通过降低第一电容器部件的电容，容易获得高ESR和平坦阻抗特性。
-
公开(公告)号：KR1020100019108A
公开(公告)日：2010-02-18
申请号：KR1020080077971
申请日：2008-08-08
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A multilayer chip capacitor is provided to prevent the deterioration of capacitance by electrically separating a first capacitor from a second capacitor. CONSTITUTION: A first capacitor and a second capacitor are arranged inside a capacitor body(110). First to fourth external electrodes(131-134) are formed on the outer surface of the capacitor body. The first capacitor includes a first internal electrode and a second internal electrode. The first and second internal electrodes have different polarity. The second capacitor includes the third and fourth internal electrodes. The third and fourth internal electrodes have the same polarity as the first and second internal electrodes. The first and second internal electrodes are respectively connected to the first to fourth external electrodes.
Abstract translation: 目的：提供一种多层片状电容器，以通过将第一电容器与第二电容器电分离来防止电容的劣化。 构成：第一电容器和第二电容器布置在电容器体（110）的内部。 第一至第四外部电极（131-134）形成在电容器体的外表面上。 第一电容器包括第一内部电极和第二内部电极。 第一和第二内部电极具有不同的极性。 第二电容器包括第三和第四内部电极。 第三和第四内部电极具有与第一和第二内部电极相同的极性。 第一和第二内部电极分别连接到第一至第四外部电极。
-
公开(公告)号：KR100925624B1
公开(公告)日：2009-11-06
申请号：KR1020080015732
申请日：2008-02-21
Applicant: 삼성전기주식회사
IPC: H01G4/30
Abstract: 본 발명의 일 양태에 따른 적층형 칩 커패시터는, 제1 및 제2 장측면과 제1 및 제2 단측면을 갖는 커패시터 본체와; 상기 제1 및 제2 장측면에 각각 배치된 제1 및 제2 외부 전극과; 제1 내부 전극과 제2 내부 전극을 갖는 제1 내부 전극쌍과; 제3 내부 전극과 제4 내부 전극을 갖는 제2 내부 전극쌍;을 포함한다. 상기 제1 내지 제4 내부 전극은 각각 단 1개의 리드를 갖고 적층방향을 따라 순차 배치된다. 상기 제1 내지 제4 내부 전극은 상기 커패시터 본체의 제1 내지 제4 코너 또는 제1 내지 제4 코너의 인접부로 각각 연장되어 제1 및 제2 외부 전극에 교대로 접속되는 제1 내지 제4 리드를 각각 갖는다. 상기 제1 내부 전극쌍과 제2 내부 전극쌍은, 서로 반대인 장변 방향의 전류 성분을 갖는 대각선 방향의 전류 흐름을 형성한다.
적층형 칩 커패시터, 등가직렬 저항, 등가직렬 인덕턴스Abstract translation: 根据本发明的一个方面的叠层片式电容器包括：具有第一和第二长边以及第一和第二短边的电容器主体; 分别设置在第一和第二长边上的第一和第二外部电极; 第一内部电极对，其具有第一内部电极和第二内部电极; 以及具有第三内部电极和第四内部电极的第二内部电极对。 第一至第四内部电极各自具有单个引线并且沿着堆叠方向依次布置。 第一至第四内部电极分别从电容器本体的第一角至第四角或者第一角至第四角的相邻部分延伸，并且交替地连接至第一外部电极和第二外部电极。 各有一个。 第一内部电极对和第二内部电极对形成具有相互相反方向的电流分量的对角线方向的电流。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.036 seconds)
