-
公开(公告)号：KR1019980075025A
公开(公告)日：1998-11-05
申请号：KR1019970011079
申请日：1997-03-28
Applicant: 삼성전자주식회사
Inventor： 박호진
IPC: H03B5/00
Abstract: 본 발명은 발진기에 관한 것으로, 전압레벨을 제어하여 출력하는 주파수가변제어부와; 상기 주파수가변제어부로 부터의 전압레벨과 소정의 기준전압레벨을 비교하여 스위칭하는 비교부와; 상기 비교부로 부터의 전류를 제어하여 히스테리시스특성을 가지게하는 전류제어부와; 상기 전류제어부로 부터의 제어에 응답하여 출력전압레벨을 제어하는 출력전압제어부와; 상기 출력전압제어부로 부터의 궤환신호의 고주파발진을 방지하는 발진제어부를 구비하고, 종래의 발진기를 사용하여 출력주파수 및 출력파형의 듀티비를 가변하고자 할 때 별도의 회로를 접속해야 하는 문제점을 해결한 것으로, 입력전압에 의하여 히스테리시스를 제어할 수 있는 비교기를 이용함으로써, 별도의 추가회로 없이 출력주파수 및 듀티사이클을 변화시킬 수 있다.
-
公开(公告)号：KR1019980066828A
公开(公告)日：1998-10-15
申请号：KR1019970002561
申请日：1997-01-29
Applicant: 삼성전자주식회사
Inventor： 박호진
IPC: H03G3/00
Abstract: 본 발명은 전등화특성을 갖는 혼합기에 관한 것으로, 외부전원전압단자로부터 입력된 신호를 소정의 직류바이어스레벨을 가진 신호로 변환하는 입력부와; 상기 입력부로 부터의 신호를 소정의 크기로 증폭시키는 증폭부와; 상기 증폭부로 부터의 증폭된 신호에서 고주파성분을 접지측으로 통과시키는 고역통과필터부와; 상기 증폭부로 부터의 증폭된 신호에서 저주파성분을 접지측으로 통과시키는 저역통과필터부와; 상기 고역통과필터부 및 저역통과필터부의 필터주파수를 제어하기 위한 소정의 제어신호를 출력하는 필터제어부와; 상기 증폭부로 부터의 출력된 신호에서 고역통과필터부 및 저역통과필터부에 의해 필터링된 신호를 출력하는 출력단자를 구비하고, 증폭기의 형태를 저주파신호에서 전압팔로우형으로 만들 수 있어 높은 증폭하에서도 입력전압과 출력전압에 대한 직류편차전압을 최소화하여 이득,즉 입력전압값에 대한 출력전압값을 1로 만들어, 회로를 바이어스 안정화 시킬 수 있고, 고역통과필터와 저역통과필터를 이용하여 출력되는 신호를 특정한 주파수대역으로 제한함과 동시에, 이 대역에서 주파수에 따라 이득을 조절할 수 있는 전등화특성을 가지게하여 신호대잡음비를 개선할 수 있다.
-
-
公开(公告)号：KR1019950020008A
公开(公告)日：1995-07-24
申请号：KR1019930027470
申请日：1993-12-13
Applicant: 삼성전자주식회사
IPC: G05F1/56
Abstract: 본 발명은 복수의 기능블럭을 가지는 아날로그 시스템에서, 상기 특정한기능블럭의 출력신호를 다른 기능블럭의 입력신호로 연결하기 위하여 상기 출력신호의 오프셋전압을 오프셋조정신호에 따라 조절하는 회로에 관한 것으로, 특정한 기능블럭의 출력신호를 입력하여 증폭하는 직류증폭기와 오프셋조정신호에 따라 직류증폭기를 흐르는 전류를 대수함수적으로 변화시키는 대수증폭기와 직류증폭기를 흐르는 전류에 따라 출력신호의 오프셋전압을 조절하는 출력부를 구비하여 출력신호의 오프셋 전압을 조절한다.
-
-
Patent Agency Ranking
公开(公告)号：KR101694949B1
公开(公告)日：2017-01-11
申请号：KR1020110037516
申请日：2011-04-21
Applicant: 삼성전자주식회사
IPC: H04N5/44
Abstract: 신호처리회로가개시된다. 상기신호처리회로는샘플링클락신호에응답하여차동아날로그신호들을디지털코드로변환하기위한아날로그-디지털변환기와, 클락신호를입력클락신호로서수신하는분수-N 위상동기루프와, 선택신호에응답하여상기클락신호와상기분수-N 위상동기루프의출력클락신호중에서어느하나를상기샘플링클락신호로서출력하기위한선택기를포함한다.
Abstract translation: 目的：提供包括信号处理电路的信号处理电路，操作方法和数字电视系统，以产生用于数字电视系统的各种系统时钟信号和能够将差分模拟信号转换成数字码的采样时钟信号 同一时间。 构成：模拟数字转换器（38）响应采样时钟信号将差分模拟信号转换成数字代码。 分数N锁相环（34）接收采样时钟信号作为输入时钟信号。 第一选择器（36）响应于第一选择信号输出采样时钟信号或分数N锁相环的输出时钟信号。 信号处理电路响应采样时钟信号解调数字码。
-
公开(公告)号：KR1020150027413A
公开(公告)日：2015-03-12
申请号：KR1020130105069
申请日：2013-09-02
Applicant: 삼성전자주식회사
IPC: G06F1/26
CPC classification number: G01K7/01 , G01K2215/00
Abstract: 온도 센서, 이를 포함하는 장치 및 상기 온도 센서의 동작 방법이 개시된다. 본 발명의 온도 센서는, 프로세서의 외부로부터 공급되는 공급 전압을 상기 프로세서의 내부 회로로 제공하기 위한 전원 공급 라인; 및 상기 공급 전압을 이용하여 상기 프로세서 내부의 온도를 센싱하는 온도 센서를 포함한다.
Abstract translation: 公开了一种温度传感器，包括该温度传感器的装置和温度传感器的操作方法。 本发明中给出的温度传感器包括：电源线，其将从处理器外部提供的电源电压提供给处理器的内部电路; 以及温度传感器，其使用所提供的电压感测处理器的内部的温度。
-
公开(公告)号：KR1020130078637A
公开(公告)日：2013-07-10
申请号：KR1020110147689
申请日：2011-12-30
Applicant: 삼성전자주식회사
IPC: H04N5/44
CPC classification number: H04N5/06 , H04N5/4401 , H04N5/46 , H04N21/4305
Abstract: PURPOSE: A front end integrated circuit of a broadcast receiving system, the broadcast receiving system including the same, and an operation method thereof are provided to reduce the size of a chip and manufacturing costs by sharing a clock source device for multiple front circuits in a DTV system. CONSTITUTION: A first clock unit (421) generates a first clock signal by receiving a reference clock from an oscillator (410). A first analog front end unit (422) receives and processes a first broadcast signal according to the first clock signal. A second clock unit (441) generates a second clock signal by receiving the reference clock from the oscillator. A second analog front end unit (442) receives and processes a second broadcast signal according to the second clock signal.
Abstract translation: 目的：提供一种广播接收系统的前端集成电路，包括该广播接收系统的广播接收系统及其操作方法，以通过在多个前端电路中共享时钟源装置来减小芯片尺寸和制造成本 数字电视系统。 构成：第一时钟单元（421）通过从振荡器（410）接收参考时钟来产生第一时钟信号。 第一模拟前端单元（422）根据第一时钟信号接收并处理第一广播信号。 第二时钟单元（441）通过从振荡器接收参考时钟产生第二时钟信号。 第二模拟前端单元（442）根据第二时钟信号接收并处理第二广播信号。
-
公开(公告)号：KR1020050028740A
公开(公告)日：2005-03-23
申请号：KR1020030065262
申请日：2003-09-19
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: A method for testing a semiconductor chip is provided to efficiently use the area of a semiconductor chip by using a scribe line formed between adjacent semiconductor chips, thereby singulating a plurality of semiconductor chips. A plurality of semiconductor chips(203,204) including circuit devices are formed in a semiconductor substrate. A scribe line is formed between adjacent chips to singulate the plurality of semiconductor chips. A test circuit(211) is formed in the scribe line. The plurality of semiconductor chips are tested by using the test circuit. The output signal of the test circuit is applied to a probe card(202) for transferring a power supply voltage or a function signal to the plurality of semiconductor chip so as to test the plurality of semiconductor chips.
Abstract translation: 提供一种用于测试半导体芯片的方法，通过使用在相邻的半导体芯片之间形成的划线来有效地使用半导体芯片的区域，由此分离多个半导体芯片。 在半导体衬底中形成包括电路器件的多个半导体芯片（203,204）。 在相邻芯片之间形成划线，以对多个半导体芯片进行分割。 在划线中形成测试电路（211）。 通过使用测试电路来测试多个半导体芯片。 测试电路的输出信号被施加到用于将电源电压或功能信号传送到多个半导体芯片的探针卡（202），以便测试多个半导体芯片。
-
公开(公告)号：KR1020040043733A
公开(公告)日：2004-05-27
申请号：KR1020020072018
申请日：2002-11-19
Applicant: 삼성전자주식회사
IPC: H03K19/0175
CPC classification number: H03K3/356165 , H03K19/00361 , H03K19/018521
Abstract: PURPOSE: A level shifter is provided to maintain the swing width of the output signal although the level of the input signal is reduced or the operational frequency is increased as well as to accurately perform the level shifting operation by improving the duty ratio. CONSTITUTION: A level shifter includes a first inverter(I5), a first pull-up transistor, a second pull-up transistor, a first pull-down transistor, a second pull-down transistor, a second inverter(I3) and a third inverter(I4). The first inverter(I5) is connected between the first power voltage and the ground voltage to invert the input signal. The first pull-up transistor is connected between the second power voltage and the first node to charge the first node in response to the output signal of the first inverter(I5). The second pull-up transistor is connected between the second power voltage and the second node to charge the second node in response to the output signal of the first inverter(I5). The first pull-down transistor is connected between the first node and the ground voltage to discharge the first node in response to the output signal of the first inverter(I5). The second pull-down transistor is connected between the second node and the ground voltage to discharge the second node in response to the input signal. The second inverter(I3) is connected between the second power voltage and the ground voltage to accelerate the changes of the voltage level of the second node in response to the change of the voltage level of the first node. And, the third inverter(I4) is connected between the second power voltage and the ground voltage to accelerate the changes of the voltage level of the first node in response to the change of the voltage level of the second node.
Abstract translation: 目的：提供电平移位器，以保持输出信号的摆幅宽度，尽管输入信号的电平降低或操作频率增加，以及通过提高占空比来准确地执行电平转换操作。 构成：电平移位器包括第一反相器（I5），第一上拉晶体管，第二上拉晶体管，第一下拉晶体管，第二下拉晶体管，第二反相器（I3）和第三 逆变器（I4）。 第一反相器（I5）连接在第一电源电压和接地电压之间以反转输入信号。 第一上拉晶体管连接在第二电源电压和第一节点之间，以响应于第一反相器（I5）的输出信号对第一节点充电。 第二上拉晶体管连接在第二电源电压和第二节点之间，以响应于第一反相器（I5）的输出信号对第二节点充电。 第一下拉晶体管连接在第一节点和地电压之间，以响应于第一逆变器（I5）的输出信号对第一节点放电。 第二下拉晶体管连接在第二节点和接地电压之间，以响应输入信号对第二节点放电。 第二反相器（I3）连接在第二电源电压和接地电压之间，以响应于第一节点的电压电平的变化来加速第二节点的电压电平的变化。 并且，第三反相器（I4）连接在第二电源电压和接地电压之间，以响应于第二节点的电压电平的变化而加速第一节点的电压电平的变化。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.024 seconds)
