-
公开(公告)号：KR100107388B1
公开(公告)日：1996-11-07
申请号：KR1019930023695
申请日：1993-11-09
Applicant: 삼성전자주식회사
Inventor： 이재형
IPC: G11C11/407
-
公开(公告)号：KR1019960026975A
公开(公告)日：1996-07-22
申请号：KR1019940035626
申请日：1994-12-21
Applicant: 삼성전자주식회사
IPC: H01L29/786
Abstract: 이 발명은 에지 시닝 형상을 없앤 이중게이트 절연막 및 그 형성방법에 관한 것으로, 저온 화학기상증착 산화막을 증착후 열산화함으로써, 에지 시닝 현상을 완전히 해결하고, 홈을 줄이며, 후기열산화 공정시 화학기상증착 산화막 덴시피케이션(Densification) 및 디하이드로제네이션(Dehydrogenation) 효과가 있어 전기적 특성 및 절연 특성에서도 열산화막과 동일한 결과를 얻을 수 있는 에지 시닝 형상을 없앤 이중게이트 절연막 및 그 형성방법에 관한 것이다.
-
公开(公告)号：KR1019960007256B1
公开(公告)日：1996-05-29
申请号：KR1019930019050
申请日：1993-09-20
Applicant: 삼성전자주식회사
Inventor： 이재형
IPC: H03K19/00
Abstract: a current mirror formed between first and second power supply terminals for generating a control signal corresponding to a threshold voltage of a transistor; a first transistor connected between the first power supply terminal and a first output node, and having its control terminal connected to the control signal; a second transistor connected between the first output node and a second output node, and having its control terminal commonly connected to the first output node; a third transistor connected between the second output node and the first power supply terminal, and having its control terminal connected to the first output node; a fourth transistor connected between the second output node and the second power supply terminal, and having its control terminal connected to the control signal, thereby outputting a voltage value obtained by subtracting the threshold voltage of the third transistor from the threshold voltage of the second transistor into the second output node as the reference voltage.
Abstract translation: 形成在第一和第二电源端子之间的电流镜，用于产生对应于晶体管的阈值电压的控制信号; 连接在第一电源端子和第一输出节点之间并且其控制端子连接到控制信号的第一晶体管; 连接在所述第一输出节点和第二输出节点之间并且其控制终端公共连接到所述第一输出节点的第二晶体管; 连接在第二输出节点和第一电源端子之间的第三晶体管，并且其控制端子连接到第一输出节点; 连接在第二输出节点和第二电源端子之间的第四晶体管，并且其控制端子连接到控制信号，从而输出通过从第二晶体管的阈值电压减去第三晶体管的阈值电压而获得的电压值 进入第二个输出节点作为参考电压。
-
公开(公告)号：KR1019960000516B1
公开(公告)日：1996-01-08
申请号：KR1019920021303
申请日：1992-11-13
Applicant: 삼성전자주식회사
Inventor： 이재형
IPC: H01L27/04
Abstract: the first region where a substrate voltage is inputted, which is formed on the first conduction type substrate; the second region where the ground voltage is inputted, which is formed by being adjacent to the first region; the third region where the source voltage is inputted, which is formed on the well of the second conduction type formed in the substrate of the first conduction type; NMOS transistor where a gate part is connected to the substrate voltage; clamping the uprising level of the substrate voltage by preventing the substrate voltage from increasing on of the NMOS transistor when increasing to positive potential by coupling to the source voltage.
Abstract translation: 形成在第一导电型基板上的输入基板电压的第一区域; 输入接地电压的第二区域，其与第一区域相邻形成; 形成在第一导电类型的衬底中形成的第二导电类型的阱的源极电压被输入的第三区域; NMOS晶体管，其中栅极部分连接到衬底电压; 当通过耦合到源极电压而增加到正电位时，通过防止衬底电压增加NMOS晶体管的导通，来钳位衬底电压的起始电平。
-
公开(公告)号：KR1019950015380A
公开(公告)日：1995-06-16
申请号：KR1019930023695
申请日：1993-11-09
Applicant: 삼성전자주식회사
Inventor： 이재형
IPC: G11C11/407
Abstract: 메모리셀에 연결된 워드라인을 구동하여 상기 메모리셀에 대한 데이타억세스동작을 수행하는 반도체 메모리장치의 워드라인구동회로에 있어서, 상기 워드라인과 소정의 전위를 가지는 워드라인구동신호사이에 연결되고 절연게이트전계효과형의 전달트랜지스터를 통하여 로우디코딩신호에 연결된 게이트노드를 가지는 절연게이트전계효과형의 풀엎트랜지스터와, 소정의 제어신호에 응답하여 발생된 전달증폭신호를 상기 절연게이트전계효과트랜지스터의 게이트로 공급하여 적어도 상기 워드라인구동신호가 활성화되기 전과 후에 상기 게이트노드를 적어도 전원전압이상의 전위로 프리차아지시키는 수단을 구비함을 특징으로 하는 워드라인구동회로.
-
Patent Agency Ranking
公开(公告)号：KR1019950010362A
公开(公告)日：1995-04-28
申请号：KR1019930019050
申请日：1993-09-20
Applicant: 삼성전자주식회사
Inventor： 이재형
IPC: H03K19/00
Abstract: 본 발명은 반도체집적회로에서 동일칩상의 여러 회로들에 소정의 정전압으로서의 기준전압을 공급하는 기준전압발생회로에 관한 것을 개시하고 있다. 본 발명에 의한 기준전압발생회로는 제1전원단자와 출력노드 사이에 전류경로가 형성되고 제어전압이 많아야 자체의 임계전압으로 공급되는 제1스위칭수단과, 상기 출력노드와 제2전원단자 사이에 전류경로가 형성되고 제어전압이 많아야 자체의 임계전압으로 공급되는 제2스위칭수단을 구비하고, 상기 제1스위칭수단과 제2스위칭수단이 상기 임계전압 이하에서의 스위칭동작에 의해 상기 출력노드를 통해 소정의 기준전압을 출력한다. 따라서 본 발명은, 서브임계전압 영역에서 동작하는 기준전압발생회로를 제공함에 의해, 온도의 변화나 전원공급전압의 변동에 둔감한 특성외에도 전류소비의 극소화를 달성할수 있게 된다. 또한 씨모오스공정에 의해 용이하게 구현되는 것 외에도, 구성 트랜지스터들의 크기가 작아서 동일칩상에서 점유면적이 적게 되는 휴대용기기에서 그 효과는 더욱 커지는 바, 제품의 신뢰성을 향상시키는 효과가 발생한다.
-
公开(公告)号：KR1019930014595A
公开(公告)日：1993-07-23
申请号：KR1019910023944
申请日：1991-12-23
Applicant: 삼성전자주식회사
IPC: G11C11/407
-
-
-
公开(公告)号：KR1020160006867A
公开(公告)日：2016-01-20
申请号：KR1020140086185
申请日：2014-07-09
Applicant: 삼성전자주식회사
IPC: H01L25/065 , H01L23/48
CPC classification number: G11C11/4072 , G11C5/04 , G11C7/1063 , G11C7/1075 , G11C7/109 , G11C11/408 , G11C11/409 , G11C29/022 , G11C29/028 , G11C29/50008 , H01L23/49838 , H01L25/0655 , H01L2924/0002 , H01L2924/00
Abstract: 멀티채널반도체장치가개시된다. 그러한멀티채널반도체장치는제1 칩으로서기능하기위해제1 채널을가지는제1 다이와, 제2 칩으로서기능하기위해상기제1 채널과는독립적인제2 채널을가지며, 저장용량및 사이즈가상기제1 다이와동일한제2 다이를구비한다. 제1,2 다이들은하나의패키지내에배치되고, 상기제1 다이와상기제2 다이간에는서로상대되는칩들로신호를전달하기위해인터커넥션부가상기하나의패키지내에서존재한다. 본발명에따르면제조수율이개선되어원가상승부담이최소화또는줄어든다.
Abstract translation: 公开了一种多通道半导体器件。 多通道半导体器件包括：具有用作第一芯片的第一通道的第一管芯; 以及具有独立于第一通道的第二通道用作第二芯片并且其存储容量和尺寸与第一管芯相同的第二管芯。 第一和第二管芯被布置在一个封装中，并且一个封装中存在互连单元以将信号传送到第一和第二管芯之间的对应芯片。 根据本发明，增加制造产量以最小化或降低成本上升的负担。
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.021 seconds)
