-
公开(公告)号：KR1020140011820A
公开(公告)日：2014-01-29
申请号：KR1020120079115
申请日：2012-07-20
Applicant: 삼성전자주식회사
CPC classification number: H04W72/042 , H04W72/0446 , H04W72/1284 , H04W72/0453
Abstract: The present invention relates to a method and an apparatus for transmitting/receiving control information in a wireless communication system. According to the present invention, a method for transmitting/receiving control information in a wireless communication system includes a process of transmitting a first carrier wave signal including first control information, and a process of transmitting a second carrier wave signal including at least one among second control information and data. The first control information is for indicating whether the second control information is transmitted or not through the second carrier wave signal. The second control information is scheduling information about the data and corresponds to the control information. [Reference numerals] (1101) First component carrier; (1103) Second component carrier; (AA,BB,EE,FF) Subframe; (CC) PDCCH processing section; (DD) Cross-carrier scheduling; (GG) Symbol offset; (HH) Beam training area; (II) Control area; (JJ) Data area
Abstract translation: 本发明涉及一种在无线通信系统中发送/接收控制信息的方法和装置。 根据本发明，一种在无线通信系统中发送/接收控制信息的方法包括发送包括第一控制信息的第一载波信号的处理，以及发送包括第二载波信号中的至少一个的第二载波信号的处理 控制信息和数据。 第一控制信息用于通过第二载波信号指示是否发送第二控制信息。 第二控制信息是关于数据的调度信息，并对应于控制信息。 （附图标记）（1101）第一分量载体; （1103）第二分量载体; （AA，BB，EE，FF）子帧; （CC）PDCCH处理部分; （DD）跨载波调度; （GG）符号偏移; （HH）光束训练区; （二）控制区; （JJ）数据区
-
公开(公告)号：KR1020000008925A
公开(公告)日：2000-02-15
申请号：KR1019980029023
申请日：1998-07-18
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to improve a contact resistance between a contact plug and a conductive layer formed on the contact plug. CONSTITUTION: A method for manufacturing a semiconductor device includes a first through seventh steps. The first step is to form a contact hole(36) for exposing an active area of the semiconductor device by etching a first insulation layer formed on a semiconductor substrate(30). The second step is to form a first conductive layer on the first insulation layer so as to fill up the contact hole. The third step is to form a contact plug(37a) by etching back the first conductive layer until the upper surface of the first insulation layer of both side of the contact hole. At this step, a damage layer(37b) is formed on the upper surface of the contact plug during the etch-back. The fourth step is to form a second insulation layer on the first insulation layer including the contact plug. The fifth step is to form an opening exposing a portion of the first insulation layer of both sides of the damage layer and the damage layer by partially etching the second insulation layer. The sixth step is to delete the damage layer. The seventh step is to fill up the opening with a second conductive layer.
Abstract translation: 目的：提供一种用于制造半导体器件的方法，以改善接触插塞和形成在接触插塞上的导电层之间的接触电阻。 构成：制造半导体器件的方法包括第一至第七步骤。 第一步是通过蚀刻形成在半导体衬底（30）上的第一绝缘层形成用于暴露半导体器件的有源区的接触孔（36）。 第二步骤是在第一绝缘层上形成第一导电层以填充接触孔。 第三步骤是通过蚀刻第一导电层直到接触孔两侧的第一绝缘层的上表面形成接触塞（37a）。 在该步骤中，在回蚀期间，在接触插塞的上表面上形成损伤层（37b）。 第四步骤是在包括接触插塞的第一绝缘层上形成第二绝缘层。 第五步骤是通过部分地蚀刻第二绝缘层来形成暴露损伤层的两侧的第一绝缘层的一部分和损伤层的开口。 第六步是删除损伤层。 第七步是用第二个导电层填充开口。
-
公开(公告)号：KR1019990081391A
公开(公告)日：1999-11-15
申请号：KR1019980015302
申请日：1998-04-29
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 본 발명은 DRAM 셀 커패시터 제조 방법에 관한 것으로, 반도체 기판상에 형성된 제 1 절연막이 식각되어 스토리지 콘택 홀이 형성되고, 상기 스토리지 콘택 홀(120)이 제 1 도전 물질로 채워져 스토리지 콘택 플러그가 형성된다. 상기 스토리지 콘택 플러그를 포함하여 제 1 절연막 상에 제 2 절연막이 형성되고, 상기 제 2 절연막상에 스토리지 노드 형성 영역이 정의되어 스토리지 노드 마스크가 형성된다. 상기 스토리지 노드 마스크가 사용되어 상기 제 2 절연막과 제 1 절연막들이 식각되는 데, 상기 스토리지 콘택 플러그의 적어도 상부 표면이 노출될 때까지 식각되어 오프닝이 형성된다. 그리고 상기 오프닝이 제 2 도전 물질로 채워져 스토리지 노드가 형성된다. 이와 같은 DRAM 셀 커패시터 제조 방법 의해서, 스토리지 노드가 형성될 오프닝을 폴리실리콘막으로 채워 스토리지 노드가 형성함으로써, 오정렬시, 스토리지 콘택 플러그의 상부 부위에서 발생하는 폴리실리콘막의 과식각을 방지할 수 있어, 스토리지 노드가 떨어져 나가거나, 후속 세정 공정에서 스토리지 노드가 쓰러지는 것을 방지할 수 있다.
-
公开(公告)号：KR1019990009423A
公开(公告)日：1999-02-05
申请号：KR1019970031836
申请日：1997-07-09
Applicant: 삼성전자주식회사
Inventor： 정철
IPC: H04N5/76
Abstract: 본 발명은 VTR시스템에 관한 것으로, 소비자가 일정 시간이상 사용하고 있지 않으면, 전원을 자동으로 오프하는 절약형 VTR시스템에 관한 것이다. 본 발명은 기설정된 일정시간동안 VTR이 동작하지 않거나 수신되는 방송신호가 없을 경우, 자동으로 전원을 오프하도록하여 불필요한 소비전력을 없애고 제품의 수명을 연장할 수 있는 효과가 있다.
-
公开(公告)号：KR1019970018534A
公开(公告)日：1997-04-30
申请号：KR1019950031032
申请日：1995-09-21
Applicant: 삼성전자주식회사
IPC: H01L27/10
Abstract: 반도체 메모리 장치의 커패시터 제조방법에 관하여 기재하고 있다. 반도체 기판상에 제1 및 제2절연층을 식각하여 매몰콘택홀을 형성하고, 상기 매몰콘택홀을 매립하는 제1도전층을 형성한 다음, 상기 제2절연층을 제거하고, 그 결과물 상에 습식식각비가 서로 다른 제1, 제2, 제3, 제4물질층 및 제3절연층을 형성한다. 이어서 상기 제1도전층과, 제1, 제2, 제3 및 제4물질층을 상기 제1도전층의 표면이 노출될 때까지 에치백하고, 상기 결과물에 대한 습식식각공정을 진행하여 상기 제1 내지 제4물질층의 일부 표면을 식각함으로써 상기 제1 내지 제4물질층의 표면에 요철모양을 형성하고, 상기 결과물 상에 스토리지 전극 형성을 위한 제2도전층을 형성한 다음, 상기 제1도전층 및 상기 요철모양의 제1 내지 제4물질층 상에만 한정되도록 패터닝한다. 다음에, 상기 제3절연층과 제1 내지제4물질층을 제거하여 스토리지 전극을 형성한다. 따라서, 커패시터의 유효면적을 증가시킬 수 있으며, 커패시터 형성공정이 종래 기술에 비해 단순하다.
-
Patent Agency Ranking
公开(公告)号：KR1019970018424A
公开(公告)日：1997-04-30
申请号：KR1019950031799
申请日：1995-09-26
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 본 발명은 저장용량을 증대시킨 커패시터를 구비한 반도체 메모리장치의 제조방법에 관한 것으로서, 그 구성은 반도체기판(10)상에, BPSG등의 제1절연막(12)과 SiON(14)을 차례로 형성하고, 그리고 사진식각으로 콘택홀을 형성하는 공정과 ; 제1저장전극용 폴리실리콘막(16)을 상기 콘택홀에 충진하는 공정과 ; 상기 SiON(14)과 상기 폴리실리콘막(16)상에 소정패턴의 제2절연막(18)을 형성하는 공정과 ; 상기 소정패턴의 감광막(20)을 마스크로 하여 상기 제2절연막(18)을 식각하는 공정과 ; 다시 그 위에 폴리실리콘막(22)과 산화막(24)을 차례로 도포하는 공정과 ; 상기 산화막(24)을 식각하여 상기 폴리실리콘막(22)의 캡형성위치의 홈의 측벽에 스페이서(24a)를 형성하는 공정과 ; 다시 그 위에 폴리실리콘막(26)을 상기 스페이서(24a)에 의해서 정의된 상기 흠내에 충진하고 그리고 상기 제2절연막(18)의 표면이 노출될 때까지 상기 폴리실리콘막(22)을 식각하는 공정을 포함한다. 이 제조방법에 의해, 상기 제1저장전극용 폴리실리콘막기둥내에 상기 스페이서(24a)를 형성하여서, 상기 제1저장전극의 캡(cap)면적을 증대시킬 수 있다. 또한, 상기 BC 콘택을 형성한 다음 저장전극용 폴리실리콘막을 그 콘택홀내에 형성시키므로, 추속하는 제1저장전극의 최종완성시에 발생될 수 있는 브리지의 발생을 방지 할 수 있다.
-
公开(公告)号：KR102235637B1
公开(公告)日：2021-04-05
申请号：KR1020140040003
申请日：2014-04-03
Applicant: 삼성전자주식회사
Abstract: 본발명의실시예들은무선통신시스템에서 D2D(Device to Device) 통신의자원할당을통한송신/수신단말의동작방법및 장치를제공한다. 본발명의일 실시예에따르면, 무선통신시스템에서 D2D(Device to Device) 통신의자원할당을통한송신단말의동작방법에있어서, 상기 D2D 통신을위한 D2D 제어정보를 PDCCH(Physical Downlink Control CHannel), PUSCH(Physical Uplink Shared CHannel) 및 DM-RS(Demodulation-Reference Signals) 중적어도어느하나에매핑하는과정; 및상기 PDCCH, 상기 PUSCH 및상기 DM-RS 중적어도어느하나에매핑된상기 D2D 제어정보를수신단말로송신하는과정을포함한다.
-
-
-
-
-
-
-
Search Results
99
records
(took 0.022 seconds)
