-
公开(公告)号：KR1020120055173A
公开(公告)日：2012-05-31
申请号：KR1020100116736
申请日：2010-11-23
Applicant: 한국전자통신연구원
IPC: G11C11/22
CPC classification number: G11C11/22 , G11C7/10 , G11C7/22 , G11C11/223 , G11C11/2273 , G11C11/2275
Abstract: PURPOSE: A memory cell and a memory device using the same are provided to improve stability by preventing an electrode from being floated in a memory array area. CONSTITUTION: A ferroelectric transistor(110) is provided. A plurality of switching devices(111,112,113) are electrically combined with the ferroelectric transistor. A plurality of control lines transmit each control signal for controlling a plurality of switching device to each switching device. The plurality of switching devices are individually controlled based on each control signal to prevent each electrode of the ferroelectric transistor from being floated.
Abstract translation: 目的：提供一种存储单元和使用其的存储器件，以通过防止电极浮在存储器阵列区域来提高稳定性。 构成：提供铁电晶体管（110）。 多个开关器件（111,112,113）与铁电晶体管电气组合。 多个控制线将用于控制多个开关装置的每个控制信号发送到每个开关装置。 基于每个控制信号单独地控制多个开关装置，以防止铁电晶体管的每个电极浮动。
-
公开(公告)号：KR101093749B1
公开(公告)日：2011-12-19
申请号：KR1020080131554
申请日：2008-12-22
Applicant: 한국전자통신연구원
IPC: C23C14/34
Abstract: 본 발명은 스퍼터링 장치에 관한 것으로, 유도 결합 플라즈마 발생 장치를 이용하여 박막의 스텝 커버리지가 우수하고 치밀한 막질을 형성할 수 있는 스퍼터링 장치를 제공한다.
이를 위하여, 본 발명의 일실시 예에 따른 스퍼터링 장치는, 진공 배기 가능한 챔버; 피처리체의 탑재를 위하여 상기 챔버 내에 형성되는 탑재 수단; 외부로부터 유입되는 기체를 플라즈마(plasma)화하여 상기 챔버 내부로 유입시키기 위하여 상기 챔버의 일측에 형성되는 유도 결합 플라즈마(Inductively Coupled Plasma; ICP) 방출기; 및 상기 유입되는 플라즈마에 의하여 이온화될 타겟 물질을 탑재하기 위하여 상기 챔버 내에 형성되는 스퍼터 건(sputter gun)을 포함한다.
그럼으로써, 스텝 커버리지를 향상시키고 치밀한 막질을 얻을 수 있으며 저온 증착이 가능한 스퍼터링 장치를 제공할 수 있는 이점이 있다.
스퍼터링, 유도 결합 플라즈마, ICP-
公开(公告)号：KR1020110119963A
公开(公告)日：2011-11-03
申请号：KR1020100039411
申请日：2010-04-28
Applicant: 한국전자통신연구원
IPC: H01L29/786 , G02F1/136
CPC classification number: H01L27/124 , H01L27/1225 , H01L29/78648 , H01L27/1214 , H01L27/3248 , H01L27/3262
Abstract: PURPOSE: A semiconductor apparatus and a manufacturing method thereof are provided to arrange an upper gate electrode of a dual gate transistor when arranging a pixel electrode, thereby arranging the dual gate transistor without adding a separate process. CONSTITUTION: A lower gate electrode(120B) is arranged on a substrate(100). An upper gate electrode(180) is arranged on the lower gate electrode. A contact plug is included between the lower gate electrode and upper gate electrode. A function electrode(182) is arranged with the same height as the upper gate electrode. A source electrode(162) and drain electrode(164) are arranged with the same height as the contact plug.
Abstract translation: 目的：提供一种半导体装置及其制造方法，用于在布置像素电极时布置双栅晶体管的上栅电极，从而在不增加单独工艺的情况下布置双栅极晶体管。 构成：下基板电极（120B）布置在基板（100）上。 上栅电极（180）布置在下栅电极上。 在下栅电极和上栅电极之间包括接触插塞。 功能电极（182）以与上部栅极电极相同的高度排列。 源电极（162）和漏电极（164）以与接触插塞相同的高度布置。
-
公开(公告)号：KR101067763B1
公开(公告)日：2011-09-28
申请号：KR1020080129869
申请日：2008-12-19
Applicant: 한국전자통신연구원
Abstract: 본 발명은 은이 도핑된 투명 주석산화막의 제조방법에 관한 것이다. 본 발명에 따른 은이 도핑된 투명 주석산화막의 제조방법은 은과 산화주석을 동시에 증착한 후, 이를 열처리하여 얻어질 수 있다. 이와 같이 제조된 투명 산화막은 저항이 매우 낮아 다양한 전자소자의 투명 전극으로 이용될 수 있다.
금속 도핑, 투명, 전도성, 산화물-
公开(公告)号：KR1020100133565A
公开(公告)日：2010-12-22
申请号：KR1020090052175
申请日：2009-06-12
Applicant: 한국전자통신연구원
CPC classification number: H05B33/10 , H01L21/02631 , H01L21/203 , H05B33/20 , H05B33/26
Abstract: PURPOSE: A transparent conductive phosphors thin film and a manufacturing method thereof are provided to prevent deterioration and simplify a process by being applied to a field emission device and an inorganic luminescence element. CONSTITUTION: A transparent conductive phosphor thin film(110) is formed by using a sputtering target. The sputtering target comprises zinc oxide, tin oxide, metal zinc, rare earths element, color-development metal, and a conductive metal. The conductive metal is the gallium.
Abstract translation: 目的：提供透明导电磷光体薄膜及其制造方法，以防止劣化，并且通过施加到场致发射器件和无机发光元件来简化工艺。 构成：通过使用溅射靶形成透明导电磷光体薄膜（110）。 溅射靶包括氧化锌，氧化锡，金属锌，稀土元素，显色金属和导电金属。 导电金属是镓。
-
Patent Agency Ranking
公开(公告)号：KR100974887B1
公开(公告)日：2010-08-11
申请号：KR1020070132753
申请日：2007-12-17
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 투명 박막 트랜지스터 및 이의 제조 방법에 관한 것으로, 하부 게이트 구조 투명 박막 트랜지스터의 장기적 안정성을 확보하고 공정 중의 특성 변화를 최소화하며, 박막 트랜지스터의 투명성을 유지하기 위하여 폴리머 물질의 보호막을 비교적 낮은 온도의 공정으로 형성하는 방법을 제공한다.
이를 위하여, 본 발명의 일실시 예에 따른 폴리머 보호막이 형성된 투명 박막 트랜지스터는, 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성된 반도체 활성층; 상기 반도체 활성층의 양단에 각각 형성된 소오스 전극 및 드레인 전극; 및 상기 반도체 활성층, 소오스 전극 및 드레인 전극을 덮는 폴리머 물질의 보호막을 포함한다.
폴리머 보호막, 하부 게이트 구조, 투명 박막 트랜지스터-
公开(公告)号：KR1020100073064A
公开(公告)日：2010-07-01
申请号：KR1020080131647
申请日：2008-12-22
Applicant: 한국전자통신연구원
IPC: H01L29/786
CPC classification number: H01L29/66742 , H01L29/45 , H01L29/4908 , H01L29/786 , H01L29/7869 , H01L29/458
Abstract: PURPOSE: A transparent transistor and a manufacturing method thereof are provided to improve the efficiency of a process and solve a contact resistor problem by forming a multilayer transparent conductive layer capable of improving transparency and conductivity. CONSTITUTION: A source electrode and a drain electrode(S/D) includes a lower transparent layer(110), a metal layer(120), and a multilayer structure of an upper transparent layer(130) and is formed on a substrate. A channel is formed between the source electrode and the drain electrode. The gate electrode(G) is formed by being aligned with the channel. The lower transparent layer or the upper transparent layer is formed into a transparency semiconductor layer same as the channel. The gate electrode has a lower transparent layer, a metal layer, and a multilayer of the upper transparent layer.
Abstract translation: 目的：提供透明晶体管及其制造方法，以通过形成能够提高透明度和导电性的多层透明导电层来提高工艺的效率并解决接触电阻器问题。 构成：源电极和漏电极（S / D）包括下透明层（110），金属层（120）和上透明层（130）的多层结构，并形成在基板上。 在源电极和漏电极之间形成沟道。 栅电极（G）通过与通道对准而形成。 下透明层或上透明层形成为与沟道相同的透明半导体层。 栅电极具有下透明层，金属层和上透明层的多层。
-
公开(公告)号：KR1020100072981A
公开(公告)日：2010-07-01
申请号：KR1020080131554
申请日：2008-12-22
Applicant: 한국전자통신연구원
IPC: C23C14/34
Abstract: PURPOSE: A sputtering device is provided to achieve deposition of a large area at low temperature and enable treatment of a flexible substrate. CONSTITUTION: A sputtering device comprises a chamber(100), a loading unit, an inductive coupling plasma radiator(120), and a sputter gun(130). The loading unit is formed within the chamber and loads an object(112). The inductive coupling plasma radiator is formed on a side of the chamber and makes gas flowing in from outside into plasma to be provided to the chamber. The sputter gun is formed within the chamber and loads a target material ionized with the plasma.
Abstract translation: 目的：提供溅射装置以实现在低温下大面积的沉积并且能够处理柔性基板。 构成：溅射装置包括腔室（100），加载单元，感应耦合等离子体辐射器（120）和溅射枪（130）。 装载单元形成在室内并装载物体（112）。 电感耦合等离子体辐射器形成在腔室的一侧，使得从外部流入等离子体的气体被提供到腔室。 溅射枪形成在室内，并加载与等离子体电离的靶材料。
-
公开(公告)号：KR1020100023187A
公开(公告)日：2010-03-04
申请号：KR1020080081818
申请日：2008-08-21
Applicant: 한국전자통신연구원
IPC: C04B35/10 , C04B35/453
CPC classification number: C23C14/3407 , C04B35/453 , C04B35/62615 , C04B35/62655 , C04B35/632 , C04B35/64 , C04B2235/3217 , C04B2235/3286 , C04B2235/3293 , C23C14/086
Abstract: PURPOSE: A composition for a sputtering target of an oxide semiconductor thin film, a method for manufacturing the sputtering target, and the sputtering target are provided to obtain a transparent oxide semiconductor film showing high mobility through a low-temperature process less than 300°C. CONSTITUTION: A method for manufacturing a sputtering target comprises the following steps: blending(S11) and crashing raw material powder consisting of aluminum oxide, zinc oxide, and tin oxide; molding(S12) the powder in a desired form; fist calcinating a molding product at 500 - 1000°C; pulverizing and mixing the molding product which is fist calcinated; and molding the mixed powder; sintering(S13) the molding product. Indium oxide is more included in the raw material powder.
Abstract translation: 目的：提供一种用于氧化物半导体薄膜的溅射靶的组合物，溅射靶的制造方法和溅射靶，以获得通过低于300℃的低温工艺显示高迁移率的透明氧化物半导体膜 。 构成：溅射靶的制造方法包括以下步骤：混合（S11）和粉碎由氧化铝，氧化锌和氧化锡组成的原料粉末; （S12）所需形式的粉末; 在500-1000℃煅烧成型产品; 粉碎和混合被锻烧的成型产品; 并成型混合粉末; 烧结（S13）成型品。 氧化铟更多地包含在原料粉末中。
-
公开(公告)号：KR1020090065246A
公开(公告)日：2009-06-22
申请号：KR1020070132724
申请日：2007-12-17
Applicant: 한국전자통신연구원
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: An apparatus and a method for modeling a source-drain current of a thin film transistor are provided to performing the modeling for an oxide thin film transistor and an organic thin film transistor. A modeling formula executing unit inputs various input values to a modeling formula when modeling variables are determined in modeling formula fitting unit(110). The modeling formula executing unit predicts an actual result according to the modeling formula. By applying the actually determined modeling variables to the modeling formula, a modeling formula applying unit(111) settles the modeling formula. In order to obtain an actual output value, the modeling formula executing unit input actual input data.
Abstract translation: 提供了用于对薄膜晶体管的源极 - 漏极电流进行建模的装置和方法，以对氧化物薄膜晶体管和有机薄膜晶体管进行建模。 建模公式执行单元在建模公式拟合单元（110）中确定建模变量时，将各种输入值输入到建模公式。 建模公式执行单元根据建模公式预测实际结果。 通过将实际确定的建模变量应用于建模公式，建模公式应用单元（111）确定建模公式。 为了获得实际的输出值，建模公式执行单元输入实际的输入数据。
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.028 seconds)
