PROCEDE DE FORMATION DES ESPACEURS D'UNE GRILLE D'UN TRANSISTOR

    公开(公告)号:FR3052911A1

    公开(公告)日:2017-12-22

    申请号:FR1655739

    申请日:2016-06-20

    Abstract: L'invention décrit un procédé de formation d'espaceurs (150) d'une grille (120) d'un transistor à effet de champ (100), la grille (120) comprenant des flancs (125) et un sommet (126) et étant située au-dessus d'une couche (146) en un matériau semi-conducteur , le procédé comprenant une étape (410) de formation d'une couche diélectrique (152) recouvrant la grille du transistor, le procédé comprenant : - après l'étape de formation de la couche diélectrique (152), au moins une étape de modification (430) de ladite couche diélectrique (152) par implantation d'ions en conservant des portions de la couche diélectrique (152) recouvrant les flancs (125) de la grille (120) non-modifiées sur toute leur épaisseur; les ions étant des ions à base d'hydrogène (H) et/ou à base d'hélium (He); - au moins une étape de retrait (440) de la couche diélectrique modifiée à l'aide d'une gravure sélective de ladite couche diélectrique; l'étape de retrait (440) de la couche diélectrique modifiée comprend une gravure humide à base d'une solution comprenant de l'acide fluorhydrique (HF) diluée à x% en masse, avec x≤0.2 et présentant un pH inférieur ou égal à 1.5.

    PROCEDE DE REALISATION DE TRANSISTOR A NANOFIL SEMI-CONDUCTEUR ET COMPRENANT UNE GRILLE ET DES ESPACEURS AUTO-ALIGNES

    公开(公告)号:FR3043837B1

    公开(公告)日:2017-12-15

    申请号:FR1561044

    申请日:2015-11-17

    Abstract: Procédé de réalisation d'un transistor (100) à nanofil semi-conducteur, comportant les étapes : - réaliser, sur un support (102), un nanofil semi-conducteur dont une portion (123) est recouverte d'une grille sacrificielle entourée, avec le nanofil, d'une couche diélectrique, - retirer la grille sacrificielle, formant un premier espace entouré de premières parties de la couche diélectrique, - implanter ioniquement une deuxième partie de la couche diélectrique sous ladite première portion, lesdites premières parties protégeant des troisièmes parties (136) de la couche diélectrique, - graver ladite deuxième partie, formant un deuxième espace, - réaliser une grille (140, 142) dans les espaces, et une portion diélectrique (148) sur la grille et lesdites premières parties, - implanter ioniquement des quatrièmes parties de la couche diélectrique entourant des deuxièmes portions du nanofil, la portion diélectrique protégeant lesdites premières et troisièmes parties, - graver lesdites quatrièmes parties.

    PROCEDE DE REALISATION DE MOTIFS PAR IMPLANTATIONS IONIQUE

    公开(公告)号:FR3052294A1

    公开(公告)日:2017-12-08

    申请号:FR1655090

    申请日:2016-06-03

    Abstract: L'invention porte notamment sur un procédé de formation de reliefs à la surface (101) d'un substrat (100), le procédé comprenant au moins les étapes suivantes: - une première implantation d'ions dans le substrat (100) selon une première direction (112) ; - une deuxième implantation d'ions dans le substrat (100) selon une deuxième direction (132) différente de la première direction (112); - au moins l'une des première et deuxième implantations est réalisée à travers au moins un masque (121, 221) présentant au moins un motif (120, 220); - une gravure de zones (106, 108, 208) du substrat (100) ayant reçu par implantation une dose supérieure ou égale à un seuil, sélectivement aux zones (107, 109) du substrat (100) n'ayant pas reçu par implantation une dose supérieure audit seuil ; les paramètres des première et deuxième implantations étant réglées de manière à ce que uniquement des zones (106, 108, 208) du substrat (100) ayant été implantées à la fois lors de la première implantation et lors de la deuxième implantation reçoivent une dose supérieure ou égale audit seuil.

    PROCEDE DE FORMATION D’UN MOTIF DE GUIDAGE FONCTIONNALISE POUR UN PROCEDE DE GRAPHO-EPITAXIE

    公开(公告)号:FR3051966A1

    公开(公告)日:2017-12-01

    申请号:FR1654793

    申请日:2016-05-27

    Abstract: L'invention concerne un procédé de formation d'un motif de guidage fonctionnalisé destiné à un procédé de grapho-épitaxie, comportant les étapes suivantes : - formation d'un motif de guidage (4) sur un substrat (1), le motif de guidage (4) comportant une cavité (7) comportant un fond (6) et des parois latérales (5) ; - formation d'une première couche de fonctionnalisation (2) sur le motif de guidage (4), la première couche de fonctionnalisation (2) comportant une partie horizontale (11) déposée sur le fond (6) de la cavité (7) et une partie verticale (12) déposée sur les parois latérales (5) de la cavité (7) ; - (103) formation d'une couche protectrice (3) sur la première couche de fonctionnalisation (2) dans la cavité (7) ; - gravure de la couche protectrice (3) de façon à ne conserver qu'une partie horizontale (8) de la couche protectrice, la partie horizontale (8) étant présente sur le fond (6) de la cavité (7) et présentant une épaisseur inférieure à 15 nm ; - gravure sélective de la partie verticale (12) de la première couche de fonctionnalisation (2).

    PROCEDE DE REALISATION DE CONNEXIONS D'UNE PUCE ELECTRONIQUE

    公开(公告)号:FR3047605A1

    公开(公告)日:2017-08-11

    申请号:FR1650994

    申请日:2016-02-09

    Abstract: L'invention concerne un procédé de réalisation de connexions conductrices (30) d'une puce électronique, comprenant les étapes suivantes : a) déposer une couche isolante (7, 9) sur une face d'une plaquette ; b) réaliser une couche à base d'au moins un métal recouvrant la couche isolante et munie de premières ouvertures ; c) graver des deuxièmes ouvertures dans la couche isolante (7, 9) dans le prolongement des premières ouvertures par gravure plasma à base d'au moins un composé halogéné ; d) recuire sous vide l'ensemble de la structure obtenue après l'étape c) ; et e) former, après l'étape d), les connexions conductrices dans les deuxièmes ouvertures.

Patent Agency Ranking