公开(公告)号：DE112006003576T5

公开(公告)日：2008-11-06

申请号：DE112006003576

申请日：2006-12-18

Applicant: INTEL CORP

Inventor： DOYLE BRIAN ,  BRASK JUSTIN K ,  MAJUMDAR AMLAN ,  DATTA SUMAN ,  KAVALIEROS JACK ,  RADOSAVLJEVIC MARKO ,  CHAU ROBERT S

IPC: H01L21/336 ,  H01L29/786

Abstract: The fabrication of a tri-gate transistor formed with a replacement gate process is described. A nitride dummy gate, in one embodiment, is used allowing the growth of epitaxial source and drain regions immediately adjacent to the dummy gate. This reduces the external resistance.

公开(公告)号：DE112013005587B4

公开(公告)日：2025-05-08

申请号：DE112013005587

申请日：2013-06-24

Applicant: INTEL CORP

Inventor： THEN HAN WUI ,  DASGUPTA SANSAPTAK ,  RADOSAVLJEVIC MARKO ,  CHU-KUNG BENJAMIN ,  SUNG SEUNG HOON ,  GARDNER SANAZ K ,  CHAU ROBERT

IPC: H10D30/60 ,  H10D30/01 ,  H10D30/47

Abstract: Nicht planarer III-N-Transistor, der auf einem Substrat angeordnet ist, wobei der Transistor aufweist:zwei Materialschichten mit breitem Bandabstand auf gegenüberliegenden {0001} Flächen eines III-N-Halbleiterkanals, der ein kompositionelles Gradieren entlang der c-Achse zwischen den zwei III-N-Schichten mit breitem Bandabstand aufweist;einen Gatestapel, der ein Gatedielektrikum und eine Gateelektrode aufweist, wobei der Gatestapel über gegenüberliegenden Flächen des Halbleiterkanals angeordnet ist, die einen Abstand zwischen den zwei Materialschichten mit breitem Bandabstand überspannen; undein Paar von Source/Drain-Zonen, die in den nicht planaren III-N-Halbleiterkörper an gegenüberliegenden Seiten des Gatestapels eingebettet oder damit gekoppelt sind.

公开(公告)号：DE102021121938A1

公开(公告)日：2022-03-31

申请号：DE102021121938

申请日：2021-08-24

Applicant: INTEL CORP

Inventor： RADOSAVLJEVIC MARKO ,  THEN HAN WUI ,  THOMAS NICOLE ,  FISCHER PAUL B ,  CHAU ROBERT ,  SWAN JOHANNA ,  GOMES WILFRED ,  ELSHERBINI ADEL A ,  CHOI BEOMSEOK ,  KOIRALA PRATIK ,  TALUKDAR TUSHAR

IPC: H01L27/092 ,  H01L23/50 ,  H01L23/522 ,  H01L29/20

Abstract: Eine dreidimensionalen Technologie integrierter Schaltungen aus Galliumnitrid (GaN) wird beschrieben. Bei einem Beispiel umfasst eine integrierte Schaltungsstruktur eine Schicht umfassend Gallium und Stickstoff, eine Mehrzahl von Gate-Strukturen über der Schicht umfassend Gallium und Stickstoff, eine Source-Region auf einer ersten Seite der Mehrzahl von Gate-Strukturen, eine Drain-Region auf einer zweiten Seite der Mehrzahl von Gate-Strukturen, wobei die zweite Seite der ersten Seite gegenüberliegt, und eine Drain-Feldplatte über der Drain-Region, wobei die Drain-Feldplatte mit der Source-Region gekoppelt ist. Bei einem anderen Beispiel umfasst ein Halbleiter-Package ein Package-Substrat. Ein die einer ersten integrierten Schaltung (IC) ist mit dem Package-Substrat gekoppelt. Der erste IC-Die umfasst eine GaN-Bauelementeschicht und eine Si-basierte CMOS-Schicht.

公开(公告)号：MY186812A

公开(公告)日：2021-08-23

申请号：MYPI2016702227

申请日：2014-12-12

Applicant: INTEL CORP

Inventor： DASGUPTA SANSAPTAK ,  THEN HAN WUI ,  GARDNER SANAZ K ,  SUNG SEUNG HOON ,  RADOSAVLJEVIC MARKO ,  CHU-KUNG BENJAMIN ,  TAFT SHERRY ,  PILLARISETTY RAVI ,  CHAU ROBERT S

IPC: H01L21/8238

Abstract: A trench (303, 304) comprising a portion of a substrate (301) is formed. A nucleation layer (331) is deposited on the portion of the substrate (301) within the trench (303, 304). A III-N material layer (332) is deposited on the nucleation layer (331). The III-N material layer (332) is laterally grown over the trench (303, 304). A device layer (335) is deposited on the laterally grown III-N material layer (332). A low defect density region is obtained on the laterally grown material and is used for electronic device fabrication of III-N materials on Si substrates.

公开(公告)号：DE112011105970B4

公开(公告)日：2020-12-03

申请号：DE112011105970

申请日：2011-12-19

Applicant: INTEL CORP

Inventor： RADOSAVLJEVIC MARKO ,  PILLARISETTY RAVI ,  DEWEY GILBERT ,  MUKHERJEE NILOY ,  KAVALIEROS JACK ,  RACHMADY WILLY ,  LE VAN H ,  CHU-KUNG BENJAMIN ,  METZ MATTHEW V ,  CHAU ROBERT

IPC: H01L27/092 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/267 ,  H01L29/41 ,  H01L29/78

Abstract: Paar Halbleitervorrichtungen (110, 120), umfassend:einen ersten Nanodraht (112A, 112B), der über einem Substrat (101) angeordnet ist, wobei eine longitudinale Länge des ersten Nanodrahts ferner Folgendes umfasst:ein erstes Kanalgebiet eines Gruppe-IV-Halbleitermaterials;ein erstes Sourcegebiet (113) und ein erstes Draingebiet (113), die mit dem ersten Kanalgebiet elektrisch gekoppelt sind;einen ersten Gatestapel, der einen Gateisolator und einen Gateleiter (115) umfasst, die das erste Kanalgebiet vollständig koaxial umschlingen; undeinen zweiten Nanodraht (122A, 122B), der über dem Substrat (101) angeordnet ist, wobei der zweite Nanodraht ferner Folgendes umfasst:ein zweites Kanalgebiet eines Gruppe-III-V-Halbleitermaterials;ein zweites Sourcegebiet (123) und ein zweites Draingebiet (123), die mit dem zweiten Kanalgebiet elektrisch gekoppelt sind; undeinen zweiten Gatestapel, der einen Gateisolator und einen Gateleiter (125) umfasst, die das zweite Kanalgebiet vollständig koaxial umschlingen,wobei der erste Nanodraht (112A, 112B) innerhalb eines ersten vertikalen Nanodrahtstapels angeordnet ist, wobei jeder Nanodraht in dem ersten vertikalen Stapel ein Kanalgebiet aufweist, das im Wesentlichen aus dem Gruppe-IV-Material besteht, und wobei zwei angrenzende Nanodrähte in dem ersten vertikalen Stapel an einer Stelle entlang der longitudinalen Länge durch ein dazwischenliegendes kristallines Halbleitermaterial, das anders als das Gruppe-IV-Material ist, physikalisch verbunden sind.

公开(公告)号：DE102020106797A1

公开(公告)日：2020-10-22

申请号：DE102020106797

申请日：2020-03-12

Applicant: INTEL CORP

Inventor： NIDHI NIDHI ,  THEN HAN WUI ,  RADOSAVLJEVIC MARKO ,  DASGUPTA SANSAPTAK ,  FISCHER PAUL B ,  RAMASWAMY RAHUL ,  HAFEZ WALID M ,  RODE JOHANN

IPC: H01L29/267 ,  H01L29/778

Abstract: Hierin offenbart sind IC-Strukturen, Packages und Bauelemente, die einen Si-basierten Halbleitermaterialstapel umfassen, der monolithisch auf der gleichen Stützstruktur wie Nicht-Si-Transistoren oder andere Nicht-Si-basierte-Bauelemente integriert ist. In einigen Aspekten kann der Si-basierte Halbleitermaterialstapel durch Halbleiter-Neuwachsen über einem Isolatormaterial bereitgestellt werden. Ein Bereitstellen eines Si-basierten Halbleitermaterialstapels, der monolithisch auf der gleichen Stützstruktur integriert ist wie nicht-Si-basierte Bauelemente, kann einen zukunftsfähigen Ansatz für ein Integrieren von Si-basierten Transistoren mit Nicht-Si-Technologien bereitstellen, da der Si-basierte Halbleitermaterialstapel als eine Grundlage für ein Bilden von Si-basierten Transistoren dienen kann.

公开(公告)号：DE102020106493A1

公开(公告)日：2020-10-22

申请号：DE102020106493

申请日：2020-03-10

Applicant: INTEL CORP

Inventor： RAMASWAMY RAHUL ,  NIDHI NIDHI ,  HAFEZ WALID M ,  RODE JOHANN CHRISTIAN ,  THEN HAN WUI ,  RADOSAVLJEVIC MARKO ,  DASGUPTA SANSAPTAK

IPC: H01L29/45 ,  H01L21/283 ,  H01L21/82 ,  H01L29/778

Abstract: Hier sind IC-Strukturen, Gehäuse und Vorrichtungen offenbart, die Transistoren, z. B. Ill-N-Transistoren, mit einem Source-Gebiet, einem Drain-Gebiet (die zusammen als „Source/Drain“(S/D)-Gebiete bezeichnet werden) und einem Gate-Stapel beinhalten. Bei einem Aspekt kann ein Kontakt zu wenigstens einem der S/D-Gebiete eines Transistors eine Breite aufweisen, die kleiner als eine Breite des S/D-Gebiets ist. Bei einem weiteren Aspekt kann ein Kontakt zu einem Gate-Elektrode-Material des Gate-Stapels eines Transistors eine Breite aufweisen, die kleiner als eine Breite des Gate-Elektrode-Materials ist. Das Reduzieren der Breite der Kontakte zu den S/D-Gebieten oder den Gate-Elektrode-Materialien eines Transistors kann die Überlappungsfläche zwischen verschiedenen Paaren dieser Kontakte reduzieren, was wiederum eine Reduzierung der Aus-Zustand-Kapazität des Transistors ermöglicht. Das Reduzieren der Aus-Zustand-Kapazität von III-N-Transistoren kann vorteilhafterweise eine Erhöhung ihrer Schaltfrequenz ermöglichen.

公开(公告)号：DE102020101433A1

公开(公告)日：2020-08-27

申请号：DE102020101433

申请日：2020-01-22

Applicant: INTEL CORP

Inventor： DASGUPTA SANSAPTAK ,  RODE JOHANN CHRISTIAN ,  THEN HAN WUI ,  RADOSAVLJEVIC MARKO ,  FISCHER PAUL B ,  NIDHI NIDHI ,  RAMASWAMY RAHUL ,  CHARUE-BAKKER SANDRINE ,  HAFEZ WALID M

IPC: H01L27/088 ,  H01L21/8234 ,  H01L21/8252

Abstract: Hier werden IC-Strukturen, Gehäuse und Vorrichtungen, die III-N-Transistoren beinhalten, die auf derselben Stützstruktur wie Nicht-III-N-Transistoren (z. B. Si-basierte Transistoren) integriert sind, unter Verwendung von Neuwachstumstechniken bereitgestellt. Bei einem Aspekt kann ein Nicht-III-N-Transistor mit einem III-N-Transistor integriert werden, indem ein III-N-Material abgeschieden wird, eine Öffnung in dem Ill-N-Material gebildet wird und ein Halbleitermaterial außer dem III-N-Material innerhalb der Öffnung abgeschieden wird. Da das III-N-Material als ein Fundament zum Bilden von III-N-Transistoren dienen kann, während das Nicht-III-N-Material als ein Fundament zum Bilden von Nicht-III-N-Transistoren dienen kann, ermöglicht ein solcher Ansatz vorteilhafterweise eine Implementierung beider Typen von Transistoren auf einer einzigen Stützstruktur. Eine vorgeschlagene Integration kann Kosten reduzieren und eine Leistungsfähigkeit verbessern, indem integrierte digitale Logiklösungen für III-N-Transistoren ermöglicht werden und indem Verluste reduziert werden, die auftreten, wenn Leistung in einem Mehrfachchipgehäuse von dem Chip weg geführt wird.

公开(公告)号：DE102020103536A1

公开(公告)日：2020-08-20

申请号：DE102020103536

申请日：2020-02-11

Applicant: INTEL CORP

Inventor： RADOSAVLJEVIC MARKO ,  DASGUPTA SANSAPTAK ,  THEN HAN WUI ,  FISCHER PAUL B ,  HAFEZ WALID M

IPC: H01L29/12 ,  H01L29/423 ,  H01L29/78

Abstract: Ein integrierter Schaltungs-Die weist eine Schicht eines ersten Halbleitermaterials auf, das ein Gruppe-III-Element und Stickstoff umfasst und einen ersten Bandabstand aufweist. Eine erste Transistorstruktur auf einer ersten Region des Dies weist auf: eine Quantenwannen- (QW-) Struktur, die zumindest einen Abschnitt des ersten Halbleitermaterials und ein zweites Halbleitermaterial mit einem zweiten Bandabstand, der kleiner ist als der erste Bandabstand, eine erste Source und einen ersten Drain in Kontakt mit der QW-Struktur, und eine Gate-Struktur in Kontakt mit der QW-Struktur zwischen der ersten Source und dem ersten Drain umfasst. Eine zweite Transistorstruktur auf einer zweiten Region des Dies weist eine zweite Source und einen zweiten Drain in Kontakt mit einem Halbleiterkörper auf, und eine zweite Gate-Struktur in Kontakt mit dem Halbleiterkörper zwischen der zweiten Source und dem zweiten Drain. Der Halbleiterkörper umfasst ein Gruppe-III-Element und Stickstoff.

公开(公告)号：DE102019116797A1

公开(公告)日：2019-12-24

申请号：DE102019116797

申请日：2019-06-21

Applicant: INTEL CORP

Inventor： DASGUPTA SANSAPTAK ,  RADOSAVLJEVIC MARKO ,  THEN HAN WUI ,  FISCHER PAUL ,  HAFEZ WALID

IPC: H01L29/872 ,  H01L21/027 ,  H01L21/328 ,  H01L23/62

Abstract: Es wird eine Diode offenbart. Die Diode enthält ein Halbleitersubstrat, eine über dem Substrat ausgebildete Hartmaske, vertikal orientierte Komponenten aus einem ersten Material bei Seiten der Hartmaske, und lateral orientierte Komponenten des ersten Materials auf der Hartmaske. Die lateral orientierten Komponenten sind in einer ersten Richtung und einer zweiten Richtung orientiert. Die Diode enthält auch ein zweites Material auf dem ersten Material. Das zweite Material bildet eine Schottky-Barriere.