公开(公告)号：CA2726022A1

公开(公告)日：2009-12-03

申请号：CA2726022

申请日：2009-05-29

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  LIM HYOUNGSOO ,  KIM HEUNG-MOOK ,  LEE SOO-IN

IPC: H04N7/08

Abstract: A method and apparatus for transmitting/receiving broadcasting-communication data is provided. The apparatus includes: an original signal generator configured to receive the original data and generate baseband original signals; a first modulator configured to receive the baseband additional signals and generate original signals of a predetermined band; an additional signal generator configured to receive the additional data and generate baseband additional signals; a second modulator configured to receive the baseband additional signals and generate additional signals of a predetermined band; an average power controller configured to control an average power of the additional signals of the predetermined band; an inserter configured to insert the additional signals of the predetermined band with a controlled average power to the original signals of the predetermined band to thereby generate mixed signals of a predetermined band; and a transmitter configured to transmit the mixed signals of the predetermined band.

公开(公告)号：MXPA06008226A

公开(公告)日：2007-04-16

申请号：MXPA06008226

申请日：2004-12-31

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： LEE YONG-TAE ,  KIM SEUNG-WON ,  EUM HO-MIN ,  SEO JAE-HYUN ,  LEE SOO-IN ,  PARK SUNG-IK ,  KIM HEUNG-MOOK

IPC: H04N7/00 ,  H04N7/015 ,  H04B7/155 ,  H04N5/40

Abstract: Se proporcionan un aparato y metodo de modulacion de un repetidor en canal. Un objeto de la presente invencion es proporcionar un aparato de modulacion de un repetidor en canal para reducir el retardo de tiempo al configurar y muestrear ascendentemente una senal de banda base, filtrar la senal de banda base muestreada ascendentemente con un filtro de Equi-Ondulacion (ER) o en un metodo de ventana, y convertir la senal de banda base filtrada en una senal de RF. El aparato de modulacion incluye: una unidad de configuracion de senal de banda base para configurar una senal de banda base al configurar un campo de entrada y una senal de sincronizacion de segmento; una unidad de adicion de piloto para agregar una senal piloto a la senal de banda base; una unidad de filtracion para filtrar la senal de banda base con la senal piloto; y una unidad de conversion ascendente de RF para convertir ascendentemente la senal filtrada en una senal de RF. La presente invencion se utiliza para formar una red de repeticion en canal en un sistema de transmision que incluye un sistema de difusion de TV digital.

公开(公告)号：CA2564236A1

公开(公告)日：2005-11-17

申请号：CA2564236

申请日：2004-12-31

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： EUM HO-MIN ,  SEO JAE-HYUN ,  LEE YONG-TAE ,  KIM HEUNG-MOOK ,  PARK SUNG-IK ,  LEE SOO-IN ,  KIM SEUNG-WON

IPC: H04N7/015 ,  H04B7/155 ,  H04L25/03 ,  H04L25/24 ,  H04N5/21 ,  H04N5/38

Abstract: Provided are an on-channel repeater and a method thereof. The repeater receives signals on one channel and distributes the signals on the same channel by converting RF signals from a main transmitter into baseband signals; equalizing them in a high-performance equalizer; adding a repeater identifier to them; modulating the baseband signals with the repeater identifier into RF signals. The repeater includes: a receiver for receiving RF signals; a demodulator for demodulating the RF signals into baseband signals ; an equalizer for equalizing the baseband signals; an adder for adding a repeater identifier to the baseband signals; a modulator for modulating the baseband signals with the repeater identifier added in the adder into RF signals; and a transmitter for transmitting the RF signals modulated in the modulator. The technology of the present invention is used to form an on- channel repeating network in an arbitrary transmission system including a digital television broadcasting system.

公开(公告)号：MX2014012120A

公开(公告)日：2016-02-25

申请号：MX2014012120

申请日：2014-10-07

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO

IPC: H03M13/11 ,  G06F11/10

Abstract: Se describe un codificador de revisión de paridad de baja densidad (LDPC), un decodificador de LDPC y un método codificador de LDPC; el codificador de LDPC incluye una primera memoria, una segunda memoria y un procesador; la primera memoria almacena una palabra código de LDPC; la segunda memoria es inicializada a 0; el procesador genera la palabra código de LDPC al realizar la acumulación con respecto a la segunda memoria que usa bits de información; la acumulación se realiza en direcciones de bit de paridad que se actualizan al usar una secuencia que corresponde a una matriz de revisión de paridad (PCM).

公开(公告)号：MX2014012119A

公开(公告)日：2016-02-15

申请号：MX2014012119

申请日：2014-10-07

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO

IPC: H03M13/11

Abstract: Se describe un codificador de revisión de paridad de baja densidad (LDPC), un decodificador de LDPC y un método codificador de LDPC; el codificador de LDPC incluye una primera memoria, una segunda memoria y un procesador; la primera memoria almacena una palabra código de LDPC que tiene una longitud de 64800 y un índice de código de 5/15; la segunda memoria es inicializada a 0; el procesador genera la palabra código de LDPC que corresponde a los bits de información al realizar la acumulación con respecto a la segunda memoria al usar una secuencia que corresponde a una matriz de revisión de paridad (PCM).

公开(公告)号：MX2014012117A

公开(公告)日：2016-02-15

申请号：MX2014012117

申请日：2014-10-07

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO

IPC: H03M13/11

Abstract: Se describe un codificador de revisión de paridad de baja densidad (LDPC), un decodificador de LDPC y un método codificador de LDPC; el codificador de LDPC incluye una primera memoria, una segunda memoria y un procesador; la primera memoria almacena una palabra código de LDPC que tiene una longitud de 64800 y un índice de código de 3/15; la segunda memoria es inicializada a 0; el procesador genera la palabra código de LDPC que corresponde a los bits de información al realizar la acumulación con respecto a la segunda memoria al usar una secuencia que corresponde a una matriz de revisión de paridad (PCM).

公开(公告)号：MX2014012113A

公开(公告)日：2016-02-15

申请号：MX2014012113

申请日：2014-10-07

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO

IPC: H03M13/01 ,  G06F11/08

Abstract: Se describe un codificador de revisión de paridad de baja densidad (LDPC), un decodificador de LDPC y un método codificador de LDPC; el codificador de LDPC incluye una primera memoria, una segunda memoria y un procesador; la primera memoria almacena una palabra código de LDPC que tiene una longitud de 16200 y un índice de código de 3/15; la segunda memoria es inicializada a 0; el procesador genera la palabra código de LDPC que corresponde a los bits de información al realizar la acumulación con respecto a la segunda memoria al usar una secuencia que corresponde a una matriz de revisión de paridad (PCM).

公开(公告)号：CA2864644A1

公开(公告)日：2016-02-14

申请号：CA2864644

申请日：2014-09-25

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO

IPC: H04L1/22 ,  H04L1/24 ,  H04N19/89 ,  H04W80/02

Abstract: A low density parity check (LDPC) encoder, an LDPC decoder, and an LDPC encoding method are disclosed. The LDPC encoder includes first memory, second memory, and a processor. The first memory stores an LDPC codeword having a length of 64800 and a code rate of 3/15. The second memory is initialized to 0. The processor generates the LDPC codeword corresponding to information bits by performing accumulation with respect to the second memory using a sequence corresponding to a parity check matrix (PCM).

公开(公告)号：CA2864640A1

公开(公告)日：2016-02-14

申请号：CA2864640

申请日：2014-09-25

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO

IPC: H03M13/11 ,  H04N19/90

Abstract: A low density parity check (LDPC) encoder, an LDPC decoder, and an LDPC encoding method are disclosed. The LDPC encoder includes first memory, second memory, and a processor. The first memory stores an LDPC codeword having a length of 16200 and a code rate of 2/15. The second memory is initialized to 0. The processor generates the LDPC codeword corresponding to information bits by performing accumulation with respect to the second memory using a sequence corresponding to a parity check matrix (PCM).

公开(公告)号：CA2892166A1

公开(公告)日：2015-11-22

申请号：CA2892166

申请日：2015-05-21

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KWON SUN-HYOUNG ,  LIM BO-MI ,  LEE JAE-YOUNG ,  KIM HEUNG-MOOK ,  HUR NAM-HO

IPC: H03M13/11 ,  H03M13/27 ,  H04L1/00 ,  H04L27/34

Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 16200 and a code rate of 3/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for 64-symbol mapping.