中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

82 records (took 0.028 seconds)

    CODIFICADOR, DECODIFICADOR, METODO DE CODIFICACION Y METODO DE DECODIFICACION
    53.
    发明专利
    CODIFICADOR, DECODIFICADOR, METODO DE CODIFICACION Y METODO DE DECODIFICACION 未知

    公开(公告)号：MX2025000827A

    公开(公告)日：2025-03-07

    申请号：MX2025000827

    申请日：2022-02-23

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： LI JING YA ,  LIM CHONG SOON ,  TEO HAN BOON ,  KUO CHE-WEI ,  SUN HAI WEI ,  WANG CHU TONG ,  ABE KIYOFUMI ,  NISHI TAKAHIRO ,  TOMA TADAMASA ,  KATO YUSUKE

    IPC: H04N19/52 ,  H04N19/593

    Abstract: Un codificador (100) incluye circuitos y una memoria acoplada a los circuitos. Los circuitos, en funcionamiento: determinan si un tamaño de un bloque actual, que es una unidad para la que se genera una lista de candidatos a vector que incluye candidatos a vector, es menor o igual que un umbral (S3001); cuando el tamaño del bloque actual es menor o igual que el umbral (SÍ en S3001), generan la lista de candidatos a vector registrando un candidato a vector de movimiento basado en la historia (HMVP) en la lista de candidatos a vector desde una tabla HMVP sin realizar un primer proceso de poda (S3002); cuando el tamaño del bloque actual es mayor que el umbral (NO en S3001), generan la lista de candidatos a vectores realizando el primer proceso de poda y registrando el candidato a vector HMVP en la lista de candidatos a vector desde la tabla HMVP (S3003); y codifican el bloque actual usando la lista de candidatos a vector (S3004).

    CODIFICADOR, DECODIFICADOR, METODO DE CODIFICACION Y METODO DE DECODIFICACION
    54.
    发明专利
    CODIFICADOR, DECODIFICADOR, METODO DE CODIFICACION Y METODO DE DECODIFICACION 未知

    公开(公告)号：MX2025000823A

    公开(公告)日：2025-03-07

    申请号：MX2025000823

    申请日：2021-08-06

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TEO HAN BOON ,  LI JING YA ,  KUO CHE-WEI ,  ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

    IPC: H04N19/52 ,  H04N19/105 ,  H04N19/119 ,  H04N19/159 ,  H04N19/176

    Abstract: Se proporciona un codificador (100) que incluye: circuitería; y una memoria acoplada a la circuitería, en el cual en operación, la circuitería: genera una imagen de predicción de un bloque actual a ser procesado, por medio del uso de un primer vector de movimiento (paso S3001); y actualiza una tabla de predictores de vectores de movimiento basados en la historia (HMVP) por medio del uso de un primer candidato que tiene el primer vector de movimiento, la tabla de HMVP almacena, en un método de primera entrada-primera salida (FIFO), una pluralidad de segundos candidatos cada uno que tiene un segundo vector de movimiento usado para un bloque procesado (paso S3002), y en la actualización de la tabla de HMVP, la circuitería: determina si un tamaño del bloque actual es menor que o igual a un tamaño umbral (paso S30021); y omite la actualización de la tabla de HMVP (paso S30022) cuando se determina que el tamaño del bloque actual es menor que o igual al tamaño umbral (Si en el paso S30021).

Patent Agency Ranking