公开(公告)号：FR3074962A1

公开(公告)日：2019-06-14

申请号：FR1761836

申请日：2017-12-08

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： ROY FRANCOIS ,  CHHUN SONARITH

IPC: H01L27/146

Abstract: Dispositif électronique, capteur d'images, et procédé de fabrication, dans lesquels : une plaquette de substrat semiconducteur (2), en silicium, comprend des portions (5) distantes les unes des autres en formant des passages traversants (6), des circuits électroniques (18) et une couche diélectrique (19) incluant un réseau de connexions électriques (20), sont situés au-dessus de la face arrière de ladite plaquette de substrat, des remplissages (12) conducteurs de l'électricité sont contenus dans lesdits passages traversants, ces remplissages comprenant des couches d'un métal (12b) et étant reliés au réseau de connexions électriques (20), des couches diélectriques (9, 10) d'anti-diffusion du tungstène des remplissages dans le silicium desdites portions de la plaquette de substrat, comprenant des couches intérieures (9) situées dans les passages traversants entre les flancs (7) desdites portions (5) et les remplissages (12), et des couches arrière (10) joignant les couches intérieures (9).

公开(公告)号：FR3064111B1

公开(公告)日：2019-04-19

申请号：FR1752069

申请日：2017-03-14

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： JULIEN FRANCK ,  NIEL STEPHAN ,  RICHARD EMMANUEL ,  WEBER OLIVIER

IPC: H01L21/331 ,  H01L21/822 ,  H01L29/72

Abstract: L'invention concerne un procédé de fabrication de premiers, deuxièmes et troisièmes transistors de types différents dans et sur des premières (LV), deuxièmes (MV) et troisièmes (HV) zones semiconductrices d'un circuit intégré, comprenant les étapes suivantes : a) déposer une première couche de diélectrique (16) et une première couche de silicium polycristallin (18) sur les troisièmes zones ; b) déposer une seconde couche de diélectrique (20) sur les deuxièmes zones ; c) déposer une couche d'interface (21) sur les premières zones ; d) déposer une couche de matériau à forte permittivité (22) puis une couche de matériau métallique (24) sur les premières et secondes zones ; e) déposer une seconde couche de silicium polycristallin (26) sur les premières, deuxièmes et troisièmes zones ; f) définir les grilles des transistors dans les troisièmes zones (HV) ; et g) définir les grilles des transistors dans les premières et deuxièmes zones.

公开(公告)号：FR3011382B1

公开(公告)日：2019-03-29

申请号：FR1359365

申请日：2013-09-27

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： BARNOLA SEBASTIEN ,  MORAND YVES ,  NIEBOJEWSKI HEIMANU

IPC: H01L21/336 ,  H01L29/78

Abstract: L'invention concerne un procédé de réalisation d'un circuit intégré sur un substrat comportant les étapes suivantes : - réalisation d'un empilement de grille à la surface d'une zone active, comportant les sous-étapes suivantes : • dépôt d'une couche d'un premier diélectrique ; • dépôt d'une couche conductrice de grille ; • dépôt d'une couche d'un premier métal ; • dépôt d'une couche d'un deuxième métal ; • dépôt d'une couche d'un deuxième diélectrique ; - gravure partielle de l'empilement de grille pour la formation d'une zone de grille sur zone active ; - réalisation d'espaceurs isolants de part et d'autre de la zone de grille sur zone active ; - réalisation de zones de source et de drain ; - réalisation de zones de siliciuration à la surface des zones de source et de drain ; - gravure, sur la zone de grille sur zone active, de la deuxième couche de diélectrique et de la couche du deuxième métal avec arrêt sur la couche du premier métal, de manière à former une cavité entre les espaceurs isolants ; - réalisation d'un bouchon de protection à la surface de la couche du premier métal de la zone de grille sur zone active, le bouchon de protection venant combler la cavité.

公开(公告)号：FR3069121A1

公开(公告)日：2019-01-18

申请号：FR1756565

申请日：2017-07-11

Applicant: ST MICROELECTRONICS INT NV ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： URARD PASCAL ,  CACHO FLORIAN ,  HUARD VINCENT ,  TRIPATHI ALOK KUMAR

IPC: H03K19/007 ,  G11C11/34 ,  H03K19/20

Abstract: L'invention concerne une bascule comprenant : une entrée de données (D) et une entrée (104) d'horloge (CLK) ; des entrée (TI) et sortie (TQ) de chaîne de test ; un circuit de surveillance (106) adapté à générer une alerte (F) si le temps entre l'arrivée d'une donnée et un front de l'horloge est inférieur à un seuil ; et un circuit de transmission d'alerte (204), adapté à, pendant une période de surveillance, appliquer un niveau d'alerte sur la sortie (TQ) de chaîne de test en cas d'alerte générée par le circuit de surveillance, et à appliquer le niveau d'alerte sur la sortie de chaîne de test lorsqu'un niveau d'alerte est reçu à l'entrée (TI) de chaîne de test.

公开(公告)号：FR3046494B1

公开(公告)日：2018-11-23

申请号：FR1662341

申请日：2016-12-12

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： ROY FRANCOIS ,  CAZAUX YVON ,  GUILLON MARIE ,  RODRIGUES BORIS ,  GIFFARD BENOIT

IPC: H01L27/00 ,  G01S17/89 ,  H01L21/02

公开(公告)号：FR3066315A1

公开(公告)日：2018-11-16

申请号：FR1754104

申请日：2017-05-10

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GABEN LOIC

IPC: H01L21/335 ,  H01L21/02 ,  H01L29/772

Abstract: L'invention concerne un procédé de fabrication de bandes ou de portions de bandes (31B; 33B) de silicium-germanium comprenant les étapes successives suivantes : réaliser des bandes de silicium suspendues au-dessus d'un substrat (1) ; entourer lesdites bandes ou portions de bande de silicium d'une couche de silicium-germanium ; réaliser une oxydation thermique d'enrichissement en germanium ; et retirer l'oxyde de silicium formé lors de l'oxydation thermique.

公开(公告)号：FR3065320A1

公开(公告)日：2018-10-19

申请号：FR1753344

申请日：2017-04-18

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： ROY FRANCOIS

IPC: H01L27/146 ,  H04N5/374

Abstract: L'invention concerne un capteur de détection de temps de vol comprenant une pluralité de pixels, chaque pixel comprenant une zone photosensible (PD) et au moins deux ensembles (Qi) comprenant chacun : une zone de stockage de charges (memi) ; un transistor de transfert (Tmem-j) adapté à contrôler des transferts de charges de la zone photosensible (PD) vers la zone de stockage de charges ; et un moyen de lecture (Vri, 23, 25, LECT) apte à mesurer de manière non-destructive la quantité de charges stockée dans la zone de stockage.

公开(公告)号：FR3056372B1

公开(公告)日：2018-10-12

申请号：FR1658733

申请日：2016-09-19

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： ANDRIEU FRANCOIS ,  BERTHELON REMY

IPC: H05K1/16 ,  H01L21/336 ,  H01L29/78

公开(公告)号：FR3056371B1

公开(公告)日：2018-10-12

申请号：FR1658731

申请日：2016-09-19

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： ANDRIEU FRANCOIS ,  BERTHELON REMY

IPC: H05K1/16 ,  H01L21/336 ,  H01L29/78

公开(公告)号：FR3062519A1

公开(公告)日：2018-08-03

申请号：FR1750769

申请日：2017-01-31

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： HERAULT DIDIER ,  MALINGE PIERRE

IPC: H01L27/146 ,  H04N5/355

Abstract: L'invention concerne un capteur d'images comportant une pluralité de pixels (100) comportant chacun une première photodiode (PPD1) reliée à un noeud capacitif de lecture (SN) par un premier transistor (101), et une deuxième photodiode (PPD2) reliée à un premier noeud capacitif de stockage (ST_M) par un deuxième transistor (107), le premier noeud capacitif (ST_M) étant relié au noeud de lecture (SN) par un troisième transistor (113), et le noeud de lecture (SN) étant relié à un noeud (VRT) d'application d'un potentiel de réinitialisation par un quatrième transistor (105).