公开(公告)号：CN114068573A

公开(公告)日：2022-02-18

申请号：CN202110829327.X

申请日：2021-07-22

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  文钟淏 ,  俞瀚植 ,  李基硕 ,  张诚桓 ,  郑承宰 ,  郑义撤 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11573 ,  H01L27/11578 ,  H01L27/11526 ,  H01L27/11551 ,  H01L21/768

Abstract: 半导体存储器件可以包括：外围电路结构，该外围电路结构包括在第一区域中集成在半导体衬底上的外围电路和设置在第二区域中的第一键区；堆叠，提供在外围电路结构的第一区域上，该堆叠包括在第一方向上延伸并垂直地堆叠的多条第一导电线；覆盖该堆叠的上绝缘层；提供在上绝缘层上的互连层；穿透插塞，与堆叠间隔开，并且被提供为穿透上绝缘层以将互连层连接到外围电路结构的外围电路；模制结构，提供在外围电路结构的第二区域上，并且在第一方向上与堆叠间隔开；以及穿透结构，提供为穿透模制结构并与第一键区垂直地重叠。

公开(公告)号：CN113948515A

公开(公告)日：2022-01-18

申请号：CN202110531734.2

申请日：2021-05-17

Applicant: 三星电子株式会社

Inventor： 朴瑞龙 ,  韩升煜 ,  J·安 ,  李基硕 ,  崔允荣 ,  洪智硕

IPC: H01L27/108

Abstract: 一种半导体存储器装置包括：衬底,其具有单元阵列区、第一界面区和第二界面区，单元阵列区设有有源区；单元阵列区和第二界面区上的位线；电介质图案，其位于位线的顶表面上，并沿着位线的顶表面延伸，并且还延伸至第一界面区上；器件隔离图案，其位于衬底上，并且包括单元阵列区上的第一部分和第一界面区上的第二部分，第一部分限定有源区，第二部分设有第一凹部，并且每个第一凹部布置在两个邻近的电介质图案之间；以及第一牺牲半导体图案，其布置在第一界面区上，并且在第一凹部中。第一牺牲半导体图案包括多晶硅。

公开(公告)号：CN106972017B

公开(公告)日：2021-12-14

申请号：CN201710006922.7

申请日：2017-01-05

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  沈正燮 ,  李旻娥 ,  洪镇宇 ,  朴济民 ,  成慧真 ,  吴承玟 ,  李到泳 ,  李知承 ,  李进成

IPC: H01L27/108

Abstract: 本公开提供了半导体器件。一种半导体器件包括：基板，包括间隔开的有源区以及使有源区彼此隔离的器件隔离区；和柱阵列图案，包括交叠有源区的多个柱图案，该多个柱图案在第一方向上和在交叉第一方向的第二方向上以相等的距离彼此间隔开，其中该多个柱图案包括在第一方向上和在第二方向上交替地设置的第一柱图案和第二柱图案，第一柱图案的水平横截面的形状不同于第二柱图案的水平横截面的形状。

公开(公告)号：CN108432273B

公开(公告)日：2021-05-28

申请号：CN201680075603.5

申请日：2016-09-09

Applicant: 三星电子株式会社

Inventor： 金铉中 ,  李基硕

IPC: H04W4/021 ,  H04W4/20 ,  H04W4/80 ,  G06Q30/02

Abstract: 本公开涉及传感器网络、机器类型通信(MTC)、机对机(M2M)通信和物联网(IoT)技术。本公开可应用于基于以上技术的智能服务，诸如智能家居、智能建筑、智能城市、智能汽车、联网汽车、医疗保健、数字教育、智能零售、安保和安全服务。本公开提供了一种用于操作电子装置的方法。该方法包括：发送包括一个或更多个对象的列表的信号；接收包括至少一个对象的信标识别信息的信号，所述至少一个对象包括在所述一个或更多个对象的列表中；存储所述信标识别信息；以及当接收到与所存储的信标识别信息匹配的至少一个信标信号时，向服务器请求关于所述至少一个对象的信息。

公开(公告)号：CN112838088A

公开(公告)日：2021-05-25

申请号：CN202010793109.0

申请日：2020-08-07

Applicant: 三星电子株式会社

Inventor： 李玟洙 ,  李基硕 ,  宋宇彬 ,  赵珉熙

IPC: H01L27/108

Abstract: 一种半导体存储器件，包括：三维结构的存储单元阵列，包括沿第一水平方向、第二水平方向和竖直方向重复地布置在衬底上的多个存储单元，第一水平方向和第二水平方向与衬底的主表面平行并且彼此交叉，竖直方向垂直于该主表面；其中，多个存储单元的每个存储单元包括三个晶体管。一种制造半导体存储器件的方法，包括：在衬底上沿竖直方向同时形成布置成行的多个存储单元，其中，多个存储单元中的每个存储单元包括三个晶体管。

公开(公告)号：CN107567715B

公开(公告)日：2021-05-11

申请号：CN201680024616.X

申请日：2016-04-27

Applicant: 三星电子株式会社

Inventor： 洪道义 ,  边道俊 ,  徐信锡 ,  李基硕 ,  崔大奎

IPC: H04W4/70 ,  H04W8/20 ,  H04W88/02 ,  H04W88/18

Abstract: 根据本公开的一个实施例，可以提供一种方法和终端，并且所述终端的信标服务方法包括以下步骤：发送包括所述终端的标识信息的信标；从接收到所述信标的接收设备接收信标相关信息；从信息收集设备接收信标相关信息报告请求消息；以及向所述信息收集设备发送存储的信标相关信息。此外，本公开可以提供与所述终端通信的信标接收设备及其操作方法、与所述终端通信的信息收集设备及其操作方法、以及用于提供信标服务的服务器和所述服务器的操作方法。

公开(公告)号：CN112447726A

公开(公告)日：2021-03-05

申请号：CN202010644166.2

申请日：2020-07-07

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  金根楠 ,  金桐 ,  金奉秀 ,  金恩娥 ,  尹燦植 ,  李基硕 ,  丁贤玉 ,  韩成熙 ,  黄有商

IPC: H01L27/108 ,  H01L23/528 ,  H01L21/8242

Abstract: 提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；位线，在字线上在与第一方向垂直的第二方向上延伸；第一接触件，将位线连接到有源区域；第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及第二掩模，第二掩模的顶表面的高度比有源区域的顶表面的高度大，第二掩模覆盖字线，其中，有源区域具有延伸为相对于第一方向形成锐角的条形形状。

公开(公告)号：CN110164867A

公开(公告)日：2019-08-23

申请号：CN201910108496.7

申请日：2019-02-03

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金奉秀 ,  金志永 ,  金熙中 ,  朴硕韩 ,  李宪国 ,  黄有商

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 本发明提供半导体存储器件，该半导体存储器件可包括在衬底上的第一堆叠和第二堆叠以及在第一堆叠和第二堆叠上的第一互连线和第二互连线。第一堆叠和第二堆叠中的每个可包括垂直堆叠在衬底上的半导体图案、分别连接到半导体图案的导线以及邻近半导体图案并且沿着垂直方向延伸的栅电极。第一堆叠可包括第一导线和第一栅电极，第二堆叠可以包括第二导线和第二栅电极。第一导线和第二导线的下表面可以是共面的。第一互连线可以电连接到第一导线和第二导线中的至少一条。第二互连线可以电连接到第一栅电极和第二栅电极中的至少一个。

公开(公告)号：CN110021551A

公开(公告)日：2019-07-16

申请号：CN201910011917.4

申请日：2019-01-07

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  金桐晤 ,  李基硕 ,  赵诚学 ,  朴济民

IPC: H01L21/762

Abstract: 一种半导体器件包括：衬底，包括单元区域和外围电路区域；单元绝缘图案，设置在衬底的单元区域中，限定单元有源区域；以及外围绝缘图案，设置在衬底的外围电路区域中，限定外围有源区域。外围绝缘图案包括具有第一宽度的第一外围绝缘图案和具有第二宽度的第二外围绝缘图案，第二宽度大于第一宽度。第一外围绝缘图案和第二外围绝缘图案中的至少一个的最上表面比单元绝缘图案的最上表面定位得更高。

公开(公告)号：CN109841630A

公开(公告)日：2019-06-04

申请号：CN201811284157.6

申请日：2018-10-29

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金俊秀 ,  金熙中 ,  金奉秀 ,  山田悟 ,  李圭弼 ,  韩成熙 ,  洪亨善 ,  黄有商

IPC: H01L27/11526 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578

Abstract: 一种半导体存储器件包括堆叠结构，该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。